MR/AR システム向けPowerTreeによるPDN解析, コリレーションとサインオフ

Meta社は、今年のDesignConで「MR/AR システム向けPowerTree ベースの PDN解析、コリレーションとサインオフ」に関するセッションを開催しました。Meta社のKundan ChandとGrace Yuがプレゼンテーションを行い、Sigrity AuroraとPowerDCやOptimizePIなどの Power Integrityツールを使用したパワーインテグリティ (PI) 解析について話しました。

このプレゼンテーションでは、コンデンサ数を制限する省スペース設計など、MR/VRシステムにおけるPDN設計の課題や、電力システムが非常に複雑であること、設計効率の問題、電力システム全体を把握することの難しさなどPDN サインオフの課題が数多くあることを説明しています。

Meta社は、これらの問題に取り組むためにCadenceツールを実装し、特にCadence Aurora PowerTreeが次のような場合に役立つと述べました。:

• 早期に問題を発見し、後期段階でのレイアウト設計変更を防止
• 高電流密度、過剰なIR dropや欠落したビアのデバッグと修正が容易に可能
• PIエンジニアがサインオフ解析の開始前に、レイアウト設計者やEEなどのPI以外のエキスパートがPI解析を実行可能

Meta社は、Aurora PowerTreeベースのフローが製品設計サイクルの効率向上に役立つ可能性があると結論付けました。これにより、スタックアップ変更やサインオフの遅れを防ぎ、ECO の追跡が容易になります。 Meta社がPower IntegrityとSigrity Aurora をどのように使用しているかについて詳しくは、プレゼンテーションをご覧ください。

Cadence Sigrity Signal and Power Integrityのサイトにアクセスし、設計の生産性を10倍にする方法の詳細をご覧ください。

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

ブログの購読登録(無料)を行うと、最新記事公開の通知がメールでお受け取りいただけます。PCB解析／ICパッケージ解析 Blogsページ をオープンし、画面右上のSubscriptionsより、ぜひご登録ください。

登録方法は、こちら よりご確認ください。

Author: Tanushri Shah

Translator: Takuya Moriya

このブログの英語版は こちら より