Cadence 支持晶片前瞻設計技術工作坊 助力培育晶片前瞻設計人才

精準健康晶片系統與應用技術聯盟與智慧晶片系統整合推動聯盟攜手Cadence 助力培育晶片前瞻設計人才

Cadence台灣團隊為延續多年孕育人才、扎根學校的文化，2023年特別與「精準健康晶片系統與應用技術聯盟」及「智慧晶片系統整合推動聯盟」合作，協助舉辦北中南共四場『晶片前瞻設計技術工作坊』，使EDA業界專家與智慧晶片相關課程之教授學者們有充分的經驗交流機會，讓對前瞻設計有興趣之老師更了解目前業界需求走向，也讓後續開發相關教材時能以更加貼近業界所需，助力培育智慧晶片系統與應用之前瞻晶片設計整合性人才。

第一場『晶片前瞻設計技術工作坊』已於五月在陽明交大圓滿落幕，接下來七月將於成功大學、台灣大學等地進行，由在IC設計產業超過15年的資歷的Cadence應用工程處李宗穎處長，進行分享，內容包括: 
(1)先進製程類比 FinFET 前端設計挑戰與解方
(2)先進製程類比 FinFET 後端布局設計挑戰與解方
(3)採用更好的方法 應對射頻(RF)設計挑戰
(4)以全新方法論 迎擊矽光子設計挑戰

此次合作之『晶片前瞻設計技術工作坊』將協助老師更深入了解先進客製化、類比混合訊號與射頻領域最新的產業新知與技術趨勢，以及業界最新智慧系統設計與全新設計流程產品技術。

歡迎對前瞻晶片設計有興趣的老師們報名參加，共同為發掘智慧晶片系統與應用之前瞻晶片設計人才、培育種子而努力！歡迎報名參加。

更多資訊，敬請參考: https://www.digitimes.com.tw/tech/dt/n/shwnws.asp?id=0000666230_NWI3ZDXC29KC88105HUCV