Cadence業界首款Arm架構系統Chiplet問世

本文翻譯自Cadence Community Blogs原文: Cadence Unveils Arm-Based System Chiplet

Cadence宣佈了突破性的成就：業界首款以Arm架構為基礎的系統級小晶片(Chiplet)完成開發並成功投片；這個創新成果標誌了Chiplet技術的關鍵性進展，也是Cadence致力於透過其Chiplet結構與框架推動領先業界解決方案的承諾兌現。

業界首款系統Chiplet

Cadence取得的重大進展，是成功完成業界第一款系統級Chiplet的原型製作、設計與投片；該Chiplet在單封裝中整合了處理器、系統IP與記憶體IP，透過UCIe (Universal Chiplet Interconnect Express)標準介面互連。透過與Arm的合作開發，該Chiplet符合Arm的Chiplet系統架構( Arm's Chiplet System Architecture，CSA)，即一個能確保Chiplet互通性與加速產品上市時程的業界標準。

該系統Chiplet包括能管理由多Chiplet組成的系統單晶片(SoC)之整體資源與功能的功能性，內含系統處理器、安全管理處理器，以及Cadence控制器、支援LPDDR5與UCIe的PHY IP，充分展現了Cadence的創新能力。利用Cadence的Janus網路單晶片(NoC)技術，該Chiplet可讓UCIe IP達到64GB/s的峰值頻寬，LPDDR5 IP則可達到32GB/s的峰值記憶體頻寬。

與Arm攜手推動Chiplet生態系統演進

Cadence與Arm是在2024年3月正式結為長期盟友，共同提供以Chiplet為基礎的參考設計與尖端軟體開發平台；雙方的夥伴關係結合了Cadence堅強的IP與EDA解決方案，還有Arm的最先進IP技術，能為客戶大幅降低設計複雜度、加速產品上市時程。此合作為相關技術的進一步發展奠定基礎，能為客戶提供完善的開發平台，實現空前性能與效率。

這個合作案的核心策略是投資Arm CSA，以促進供應商之間能更充分地重複使用零組件。Cadence是CSA的積極貢獻者之一，正在著手開發符合該標準的Chiplet。包括Arm的運算子系統(Compute Subsystems，CSS)以及Cadence的系統Chiplet等標準技術，能讓Chiplet的發展更具規模，也能加速產品上市時程。

先進IP技術的創新

具備數十年資歷的IP與子系統設計專長，Cadence的Silicon Solutions部門可提供高價值的解決方案來幫助客戶克服挑戰。將功能抽象化到Chiplet IP之中，能讓客戶更快速地將創新成果推向市場。

此外，Cadence對先進封裝與互連技術的掌握度，能實現可強化效率並推動技術演進的可擴充、高性能解決方案。

以Chiplet技術改變產業

從單晶片SoC到以Chiplet為基礎的設計趨勢，是由強化設計效率、加速平台更新週期，以及最佳化功耗、性能與面積(PPA)指標的需求所帶動。Chiplet能實現多晶圓代工來源(multi-foundry)的業務模式，將橫跨多晶圓廠的不同製程技術整合在同一個封裝中；隨著半導體製程技術微縮速度減緩，Chiplet成為突破摩爾定律限制與光罩極限的關鍵。

新一代封裝與互連解決方案，包括2.5D與3D封裝，以及UCIe等裸晶對裸晶(die-to-die)介面，將支援Chiplet這個顛覆性方法，為客戶加速創新、備戰市場提供新途徑。

結語

Cadence在Chiplet技術上的領先成果，代表半導體產業的重大進展。Cadence正在透過創新架構、陣容堅強的IP以及策略結盟，為效率、可擴充性與性能設定新基準。這些發展滿足了高效能運算、汽車與資料中心產業不斷演進的需求，也讓客戶能克服設計挑戰、加速產品上市時程。

Cadence將持續致力於突破技術的極限，為Chiplet生態系統開創未來。

點此了解更多Cadence的Chiplet技術如何為產業帶來優勢。