Home
  • Products
  • Solutions
  • Support
  • Company
  • Products
  • Solutions
  • Support
  • Company
Community Blogs Spotlight Taiwan Cadence推出業界首創的Certus全晶片同步優化簽核 展現數位與簽核新進程

Author

candyyu
candyyu

Community Member

Blog Activity
Options
  • Subscriptions

    Never miss a story from Spotlight Taiwan. Subscribe for in-depth analysis and articles.

    Subscribe by email
  • More
  • Cancel
integrity 3d-ic
intelligent system design
certus
jedai

Cadence推出業界首創的Certus全晶片同步優化簽核 展現數位與簽核新進程

1 Dec 2022 • Less than one minute read

人工智慧、HPC等應用如雨後春筍般出現,晶片尺寸與規模越來越大、設計規範亦越來越複雜,因應系統及全晶片層級的設計挑戰,Cadence解決方案也顯現高度整合與智慧化的發展趨勢,針對設計到簽核收斂的完整設計工具與整合流程,進一步推出業界首創的全晶片同步優化簽核 - Certus設計收斂方案。

擘劃並引領Cadence數位與簽核事業群的研發方向、目前擔任Cadence資深副總裁暨數位與簽核事業群總經理的滕晉慶(Chin-Chi Teng)博士,日前來台與台灣媒體共同探討Cadence最新數位設計趨勢、簽核與收斂優化技術的挑戰,以及未來晶片應用技術洞見。

首先由Cadence台灣總經理宋栢安(Brian Sung)開場,他提到近年來的科技競爭局勢趨向複雜化,更顯見半導體產業的重要性;終端電子產業景氣雖然有趨緩之勢,但EDA產業表現仍十分熱絡。Chin-Chi 也以Cadence近期的強勁業務表現來說明,今年第三季營收9億3百萬美金,較去年成長20%,全財務年度的預測可創下約35億美金,較去年成長18%的佳績。以各個產品事業群來看,無論是從數位設計流程、驗證平台、客製化IC/類比設計或是IC封裝設計與系統分析等領域皆展現兩位數的成長率,除了營收亮麗成績單外,新客戶數也大幅增加。

扮演摩爾定律續命要角的3D-IC發展進程是業界長期非常關心的議題。Chin-Chi 表示,Cadence為業界唯一擁有完整3D-IC解決方案平台的運算軟體公司,結合了Cadence的數位、類比及IC封裝的協同設計,包括與Virtuoso 類比設計環境平台、Innovus 數位設計實現系統、Allegro PCB/IC 封裝技術、Quantus 寄生參數提取解決方案,以及 Tempus 時序簽核解決方案中的 STA 分析等技術相互協同設計的能力。Integrity 3D-IC平台同時也支援台積電3DFabric技術,即台積電的3D矽堆疊和先進封裝的系列技術,並因共同開發3DFabric設計解決方案獲得台積電2022年合作夥伴獎(Partner of the Year 2022)。然而,Chin-Chi話鋒一轉,認為目前業界大多走在2.5D IC設計的道路上,離實現真正的3D-IC的願景還有段距離要走,例如從2.5D的佈局佈線到3D的佈局佈線將面臨截然不同的設計挑戰,Cadence責無旁貸,運用其跨領域、異質整合的專業,在晶片和封裝兩個世界之間無縫銜接,進行晶片簽核和系統級收斂,協助業界實現異質與同質2.5D和3D立體堆疊設計的規劃、實現和簽核。

隨著人工智慧新時代的來臨,實現EDA新一代的技術轉變的AI技術開發,也是產業關注的焦點。Chin-Chi 介紹Cadence日前發表整合企業資料和人工智慧平台- JedAI的優勢與特點。JedAI可通過AI和大數據分析改進設計流程,提供觸手可及的大量EDA數據料中協助客戶獲得關鍵知識,顯著提高生產力和功耗、效能和面積 (PPA)。他表示,全新的Cadence JedAI平台,已整合AI平台的大數據分析-包括更早推出的Verisium驗證,Cadence Cerebrus 設計實現和Optimality系統優化,以及第三方晶片生命週期管理系統。Chin-Chi強調,以AI技術驅動多個引擎進行多工資料處理與分析,才能讓EDA 1.0邁向EDA 2.0。面對自行建置大數據平台的客戶,Cadence非常樂意與客戶分享並共同強化平台的數據分析能力,推動 AI的研究,讓AI技術應用在半導體領域更普及。

接著Chin-Chi分享了Cadence在數位與簽核技術領域最新推出的Certus設計收斂方案。他提到,當晶片尺寸越大、設計專案與設計規則益加複雜,處理的時間也越冗長。現在的設計團隊花費在處理單個重複作業的時間,通常就要5 到 7 天,才能滿足晶片層級簽核時效和功耗上的要求。隨著全新Cadence 晶片層級優化和簽核環境 - Certus收斂解決方案的推出,可在短時間內提供出色的PPA 成果,更搭配人工智慧與雲端驅動,成功達到10倍的生產力提升。

至於Cadence不斷精進創新能力,以及如何扶植新創產業? Chin-Chi表示,Cadence技術應用領域從跨入非電子電機領域到汽車、航太業、船舶等,近日也擴展到醫療領域 (例如藥物設計軟體商OpenEye Scientific Software的收購)。Cadence以本業運算軟體為核心,運用加速數據處理分析能力,協助OpenEye製藥的開發從10年縮短到5年,巨量的資料可被快速處理並模擬,加快新藥的開發,助力醫藥產業成長。


© 2023 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Privacy
  • Cookie Policy
  • US Trademarks
  • Do Not Sell or Share My Personal Information