• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. Spotlight Taiwan
  3. 增強系統分析與PCB設計研發戰力 - 隨選影片 向您致敬!
candyyu
candyyu

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
PCB
Chinese blog
celsius
Sigrity X
taiwanese blog
Allegro
clarity

增強系統分析與PCB設計研發戰力 - 隨選影片 向您致敬!

20 May 2021 • Less than one minute read

PCB設計暨系統分析 -  強檔精彩影片回顧!

5G、AI、工業物聯網(IIoT)、自駕車和超大規模(hyperscale)運算等技術的匯聚,為半導體產業帶來了新商機,但同時也推升了系統設計的複雜度。隨著異質整合技術的快速進展,現在,我們正處於電子設計演進的轉捩點,需要突破傳統的新思維與做法。

因此,為了滿足電子設計朝更高整合度和多樣化垂直應用發展的趨勢,業界需採用「超越晶片」的全流程設計,才能夠快速、準確、全面性地克服日益嚴苛的系統級分析與設計挑戰。

Cadence已建構了全流程解決方案,致力於協助客戶解決從半導體、封裝到PCB的各種跨領域分析問題,助力異質整合技術的實現,同時縮短設計週期,提高設計品質與降低成本。

在Cadence日前舉辦的「PCB設計暨系統分析研討會」上,我們將帶您重溫介紹Cadence提供的全流程設計方案,包括最新PCB設計、先進封裝、熱/電/磁的協同分析方案,以及最新SI/PI解決方案Sigrity X等。

透過系統級分析的強大新模擬引擎,並結合從晶片、封裝到電路板的完整流程,將能夠克服現今5G通訊、汽車、超大型規模運算等應用所面臨的設計與系統級模擬挑戰,協助您掌握設計創新浪潮,迎接未來無限商機!


敬請把握精選視頻重播,只要註冊Cadence.com加入會員,豐富資訊即可信手捻來!

Unleash the Next-Gen SigrityTM Solutions to  Accelerate DDRS and System PI Analysis
(以新一代Sigrity解決方案加速DDRS和系統PI分析)
演講者: Skipper Liang, Principal Product Engineer

Sigrity X: New in Sigrity 2021
(引領SI與PI設計創新 - Sigrity 2021 與Sigrity X 介紹)
演講者: Race Huang, Lead Application Engineer

ClarityTM 3D Transient Solver on Large-Scale System EMI
(以Clarity 3D 暫態求解器模擬大型設計的系統電磁干擾)
演講者: CP Chang, Principal Product Engineer

Holistic and High-Performance SI/PI/Thermal Solution on Advanced-Wafer Level Package
(探索先進晶圓級封裝的完整和高效能SI、PI與熱的解決方案)
演講者: Charlie Shih, Product Engineering Director

Multi Physics Simulation Solution – Electrical/Thermal/Stress
(針對電氣、散熱、應力的多重物理模擬解決方案)
演講者: Bear Wang, Principal Application Engineer

Improving Routing Speed and Efficiency with Next Allegro® Features
(新一代 Allegro設計工具提高佈線速度和效率)
演講者: Natasha Hsieh, Principal Application Engineer

Implementing Advanced Fan-Out Wafer-Level Packaging in Cadence® Allegro® Package Designer Plus
(Cadence® Allegro® Package Designer Plus實現先進扇出型晶圓級封裝設計)
演講者:Eli Yeh, Lead Application Engineer

*貼心小提醒: 若尚未有Cadence Support account帳號,歡迎申請:註冊小幫手 與 立即註冊

© 2025 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Privacy
  • Cookie Policy
  • US Trademarks
  • Do Not Sell or Share My Personal Information