Simulation of IGFinFET in cadence

Hai,

I am trying to simulate 20nm IG FinFET (downloaded from ece.ut.ac.ir). when I try this code, I am getting errors as follows: (pls find ckt attachment)

Warning from spectre during circuit read-in.
    WARNING (SFE-1133): "IGFinFET_model/20IG_Nfinfet.pm" 5: Unknown stand-alone option `brief' skipped.
Error found by spectre during AHDL read-in.
    ERROR (VACOMP-2259): "voltage G1<<--? ,G2,G,temp;"
        "IGFinFET_model/convertor.va", line 6: syntax error.
    ERROR (VACOMP-1814): Maximum allowable errors exceeded. Exiting AHDL compilation....
Error found by spectre during circuit read-in.
    ERROR (SFE-874): "IGFinFET_model/20IG_Nfinfet.pm" 16: Unexpected quote character """.


20IG_Nfinfet.pm:

.options post=2 brief
** determine HFIN and GEMOD
.param fin_height=3.6e-008
.param Device_selector=0

** subckt for IGNFinFET **
** nFinFET Drain Front_Gate Back_Gate Source num=1

.include 'IGFinFET_model/HP/20nfet.pm'
*.include './LSTP/20nfet.pm'
.hdl "IGFinFET_model/convertor.va" "NFinFETIG_module"

.subckt nFinFET NVd NVgf NVgb NVs num=1 Lg=24nm
    * --- Input Capicitance --- *
    M10 NVdn NVgf 0 0 nfet nfin=num l=Lg
    M11 NVdn NVgb 0 0 nfet nfin=num l=Lg
    En1 NVdn 0 NVd  NVs 1
    * ---    Transistors   -----*
    X1 NVgf NVgb SGate NFinFETIG_module
    M1 NVd SGate NVs 0 nfet nfin= 'num*2' l=Lg
.ends

convertor.va:

module NFinFETIG_module(G1,G2,G);
inout G1,G2;
output G;
//electrical G1,G2,G;
voltage G1,G2,G,temp;
// parameters use in module
parameter real  p00 =  -0.0001413;
parameter real    p10 =      0.5325;
parameter real    p01 =      0.5151;
parameter real    p20 =      0.4855;
parameter real    p11 =      -1.106;
parameter real    p02 =      0.5964;
parameter real    p30 =      0.1479;
parameter real    p21 =    -0.03365;
parameter real    p12 =     -0.5367;
parameter real    p03 =      -0.095;
parameter real    p40 =       -1.43;
parameter real    p31 =       1.839;
parameter real    p22 =     -0.5109;
parameter real    p13 =       2.242;
parameter real    p04 =       -1.08;
parameter real    p50 =      0.8414;
parameter real    p41 =       -1.07;
parameter real    p32 =      0.2698;
parameter real    p23 =     -0.3414;
parameter real    p14 =     -0.9266;
parameter real    p05 =      0.6336;
//analog $display("nfinfet current G1=%e,G2=%e",I(G1),I(G2));
analog    V(temp) <+ (p00 + p10*V(G1) + p01*V(G2) + p20*pow(V(G1),2) + p11*V(G1)*V(G2) + p02*pow(V(G2),2) + p30*pow(V(G1),3) + p21*pow(V(G1),2)*V(G2)+ p12*V(G1)*pow(V(G2),2) + p03*pow(V(G2),3) + p40*pow(V(G1),4) + p31*pow(V(G1),3)*V(G2) + p22*pow(V(G1),2)*pow(V(G2),2)+ p13*V(G1)*pow(V(G2),3) + p04*pow(V(G2),4) + p50*pow(V(G1),5) + p41*pow(V(G1),4)*V(G2) + p32*pow(V(G1),3)*pow(V(G2),2)+ p23*pow(V(G1),2)*pow(V(G2),3) + p14*V(G1)*pow(V(G2),4) + p05*pow(V(G2),5));
analog  V(G) <+ (V(temp)> 1.2)?(1.1):((V(temp) < -0.3)?(-0.2):(V(temp)));
endmodule

How to debug this error? Is this ckt design correct? Pls help me.