業界初、エッジAI・AI搭載PC向けeUSB2V2エンドツーエンドデモをCESで公開

15 Dec 2025 • Less than one minute read

2023年の登場以来、AI搭載PC（AI PC）が市場を席巻しています。Gartner社によると、2025年には7,700万台のAI PCが出荷され、世界のPC市場の31%を占める見込みです。2026年にはシェアが55%まで拡大すると予測されています。一方、エッジAIも急速に拡大しており、その背景には、軽量化・効率化が進んだAIアルゴリズム、パワフルなAI向け半導体、そしてIoTデバイスの普及があります。

ノートPCやAI PC、最新のイメージングシステムは、さらなる高性能化と低消費電力化が求められており、SoCもそれに対応する必要があります。5nm以下の先端プロセスSoCは、超低電圧と増大する帯域幅の両立が課題となります。高解像度カメラや高速フレームレート、AI駆動のワークロードでは、EMI/RFIノイズを最小限に抑えつつ、高速なインターフェースが不可欠です。

ケイデンスの業界初「eUSB2V2 IP」は、このような課題に対応できる信頼性の高いソリューションです。最新のeUSB2V2規格に準拠し、先端3nmプロセスで設計された本IPは、最大4.8Gbpsの高速伝送を低電圧I/Oで実現。最先端のSoCに求められる低消費電力、柔軟な非対称データレート、高い信号品質を兼ね備えています。

PHYテストチップからエンドツーエンドソリューションへの進化

今年初め、ケイデンスは3nm eUSB2V2 PHYテストチップのテープアウトという大きな成果を達成し、現在は十分な検証とシリコン評価も完了しています。この成果を基に、ホスト・デバイス両方のコントローラIPを含む、完全なエンドツーエンドeUSB2V2ソリューションを開発しました。CES 2026では、ホスト・デバイスPHYとコントローラを統合した業界初公開のリアルタイムデモを実施し、AI PCやエッジAIシステムの次世代接続性を体感いただく予定です。

弊社のeUSB2V2ホスト・デバイスコントローラは柔軟性を追求した設計となっており、従来のUSB 2.0やeUSB2V1の置き換え用に、単体IPとして提供しています。USB 3.2やUSB 2.0との組み合わせも可能で、USBサブシステム全体の統合を簡単に実現し、リスクを最小限に抑えます。UTMI 2.0にも準拠しており、最大4.8Gbpsの対称・非対称シリアルデータ転送や高速（HS）ネイティブモードに対応しています。

eUSB2V2コントローラの詳細

弊社のeUSB2V2コントローラは以下の特長を備えており、先進SoCにeUSB2V2を簡単に導入できます。

単一マイクロフレームにおけるアイソクロナスエンドポイントの複数バーストトランザクションに対応しており、周期帯域幅の利用効率を最大化
バルクエンドポイントのMaxPacketSizeを1024バイトまで拡張し、大容量画像データの転送に対応
低消費電力化のための高度なクロックゲーティング
既存のUSB2/USB3ポートを維持し、互換性と相互運用性を確保
eUSB2V2ポート数の柔軟な設定が可能

図1では、eUSB2V2コントローラのアーキテクチャを示しており、USB 3.xやUSB 2.0（eUSB2v1）と組み合わせた構成になっています。

図1：eUSB2V2コントローラのアーキテクチャ

既存の複数USBポートにeUSB2V2ポートを追加したい場合でも、単一のUSB 2.0ポートを置き換えたい場合でも、柔軟性に優れた弊社のeUSB2V2コントローラはシームレスな統合を可能にします。図2では、単体構成やUSB 3.x・USB 2.0（eUSB2）との組み合わせなど、コントローラの構成例を示しています。また、本eUSB2V2コントローラは、USB 3.xやUSB 2.0など既存のUSBソリューションとも容易に統合できます。特に、eUSB2V2単体コントローラは、既存のUSB 3.xソリューションに設計変更や追加リスクなしで組み込むことが可能です。

図2：eUSB2V2コントローラの構成例

ケイデンスでは、PHY、コントローラ、ソフトウェアコアドライバ、Linuxリファレンスドライバ、VIPを含む、eUSB2V2ソリューションをフルスタックで提供しています。

エンドツーエンドeUSB2V2のデモ内容を一部ご紹介

高速接続の信頼性を証明するには、実際にシステムが動作している様子をお見せするのが最も効果的です。会場で実施するエンドツーエンドのデモ（図3）では、ホスト側とデバイス側の両方に3nm eUSB2V2 PHYテストチップを搭載し、コントローラはFPGAボード上に実装しています。
高解像度カメラで撮影した生データを、出力可能な最大限のデータ量で、PC/ATXボードを介してリアルタイムでFPGAシステムに送信します。ホスト側では、FPGAボードがホストコントローラとして機能し、PC/ATXボードやモニターと接続されることで、カメラのライブ映像がそのまま表示されます。こうした途切れのないスムーズなデータの流れによって、eUSB2V2が実際の現場でどれほど高性能かつ効率的に動作するかを体感できます。

図3：eUSB2V2エンドツーエンドデモの構成内容

SIと性能

テストチップのリンク品質を確認するため、ケイデンスのテストエンジニアは18.5dB ISIという厳しい条件下でファーエンドのアイダイアグラム測定を行い、非常にクリアなアイダイアグラムを得ることができました（図4）。4.8Gbpsという高速データレートでも、信号は安定してエラーなく動作しており、弊社のエンドツーエンドeUSB2V2ソリューションが高い堅牢性と信頼性を備えていることが実証されました。

図4：18.5dB ISI条件下でのアイダイアグラム（ファーエンドテスト）

本製品の技術がもたらすインパクト

今回の成果は、単なる技術的な進歩にとどまりません。ケイデンスは、eUSB2V2のホストとデバイスのPHYおよびコントローラを、完全に動作するシステムとして業界で初めて統合することに成功しました。高速かつ省電力で、EMIやRFI（電磁妨害・無線周波数干渉）を抑えた安定した接続が可能になったことで、AI搭載デバイスのさらなるイノベーション加速に向けた柔軟なアーキテクチャの基盤づくりを弊社では進めています。

eUSB2V2が加わったことで、ケイデンスのコンシューマー向けエッジAIアプリケーションに最適化されたインターフェースIPの幅広いラインアップ（USB 3.x、MIPI、DisplayPort（DP）、Embedded DisplayPort（eDP）、PCIe IPなど）がさらに充実し、エンドユーザーに新たな体験をもたらします。

今回のエンドツーエンドの実機デモは、インターフェースIPおよびシステムレベル統合における弊社の強みを改めて示すものであり、エッジAI時代に向けた性能、効率、設計の柔軟性に関する新しいスタンダードを打ち出しています。ケイデンスのインターフェースIP（eUSB2V2 PHY/コントローラを含む）や、次世代の設計を実現するヒントをお探しの方は、ケイデンスの各種ソリューションや特集ページ（Interface IP、USB、eUSB2V2 PHY、eUSB2V2 Controller）をご覧ください。

eUSB2V2に関する詳細情報については、以下のブログ記事もぜひご覧ください。

CES 2026でeUSB2V2を体験

CES 2026にて、eUSB2V2のエンドツーエンドデモをご覧いただけます。ご希望の方はVenetian 3階、Lido 3002およびLido 3001Aのケイデンススイートへぜひお越しください。ミーティングのご予約も受け付けております。