• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. 定制IC芯片设计
  3. Virtuoso: 新序曲-针对团队设计的新方法—Concurrent Layout工具
Sucharita
Sucharita

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
Chinese blog
Chip finishing
Virtuoso Next
Virtuoso Overture
ICADVM18.1
Virtuoso New Design Platform
Virtuoso Advanced Release
Layout
Custom IC Design
Virtuoso Layout Suite
VLS XL
Virtuoso Layout Suite XL

Virtuoso: 新序曲-针对团队设计的新方法—Concurrent Layout工具

19 Dec 2018 • Less than one minute read

新版的Virtuoso 平台(*ICADVM18.1)提供了突破性的分析功能和创新的仿真驱动版图设计,实现了更强大,更高效的设计,支持最先进的工艺技术。基于该解决方案,我们能够通过最先进的方法来显著提高生产力,并且提供业内最全面的解决方案,能实现芯片,封装,模块和电路板间相互操作的流程。

 当我5年级时,我讨厌处理与工作份额相关的数学问题。

假设粉刷公园的围栏,一个人需要三天时间才能完成,那么换成五个人,需要多久?

对于9岁的我,毫不犹豫的认为时间会更短!即便我的数学老师并不认同这个答案,但是从逻辑上来说是正确的,当多人合作完成一项任务时, 的确能加速完成这项工作。

 假设米娅和她的团队承包了这项工作,为了确保公园的正常使用,她们向公园管理方保证,她们的工作会完成得又快又好。所以她们做出了……

那么,米娅如何才能实现她的承诺呢?首先, 她需要将这些围栏划分为不同的区域,并且分配给不同的组员;其次,作为项目负责人,米娅需要监管各部分的工作进度,同时拒绝签收没有达标的工作任务,以确保顺利完成每部分的工作;这样也就确保,米娅和她的团队在能够在截止时间前完成这项工作。

所以,当多人协作时,又会发生些什么呢?第一,由于多人同时进行,能够快速完成这项工作。其次,只有各部分小组的粉刷工作让人满意的时候, 项目负责人才会核准通过,否则她会要求组员进行修改。

其次,只有各部分小组的工作让人满意的时候, 项目负责人才会同意粉刷,否则她会要求组员进行修改。

这样,米娅及她的团队能够高效高质的完成工作。

这也就是为什么Layout XL的版图并行设计(concurrent layout)方法可实行的原因。

当前芯片的复杂性呈现指数增长。传统的层次化设计流程,一个单元视图同时间只允许一位设计工程编辑。这样不仅限制了设计工作只能依序完成,也加大了设计工程师的压力。 为了改变现有模式,版图并行设计方法的引入,带来了根本性的突破。

一般来讲,工程师需要花很长的时间来完成设计,因为任意一个设计单元视图都有数以千种的图形。假如有其它的工程们也能同时并行编辑这些图形,是不是能加速编辑呢?

在设置过程中,concurrent layout工具能够支持多个设计人员同时处理不同的图形。此外,该方法可基于区域或者对象来划分工程师们的责任,协调工程师之间的工作,缩短了工作时间,从而提高了团队工作效率。

正如之前提及的粉刷围栏工作, 米娅需要她的团队合作完成不同的工作。利用版图并行设计方法,设计经理及多个工程师可以共同完成一个单元视图的设计。

设计经理根据编辑需求,划分设计,分配工程师任务。在此过程中,每个工程师独立完成其任务,并保存其各自的修改。 这样便于设计经理审核该设计更改是否适当,并确定将其合并入主设计。

使用Concurrent Layout工具的优势

版图并行设计方法用于团队设计编辑,具有深远的意义,原因在于:

  • 大幅度缩短研发时间,从而提高生成效率, 从而进一步提前了产品的上市时间
  • 工程师可以先检查其更改的各设计区域,然后再将其合并至顶层设计单元视图。这样便于工程师们生成多个结果作比较,最终选出最佳结果进行合并。
  • 只将进行编辑分区视图中的递增修改存储至磁盘,从而大大地节省了磁盘空间。
  • 为工程师们提供了一个可在各个分区视图中自由工作的环境,并且在其它分区及主设计视图中也能同时工作。
  • 单独保存所有的编辑,能够实现递增的 Edit-In-Place分区视图,与层次化编辑设计流程相辅相成。只有当所有出现过子单元视图被验证后,这些编辑更改才会被合并至分层子单元中。

相关资源

  • 用户指南

    • Virtuoso Concurrent Layout 工具用户指南

  • Rapid Adoption Kit (RAK)  快速采用套件

    • Virtuoso Concurrent Layout 工具简介

更多关于Cadence 电路设计产品及服务信息,请访问www.cadence.com

联系我们

想要了解 Virtuoso 设计平台的最新消息或者您对这个博客所涵盖的产品功能,有任何疑问及反馈,请联系contact team_virtuoso@cadence.com.

如果您想要接收即将推出的Virtuoso 高阶工艺节点和高级方法学版本的最新消息,请于页面顶部“Subscriptions”处输入您的邮箱ID ,赶快点击“立即订阅”

作者:Sucharita Mehta,Gautam Kumar (Team Virtuoso )

© 2025 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Privacy
  • Cookie Policy
  • US Trademarks
  • Do Not Sell or Share My Personal Information