• Home
  • :
  • Community
  • :
  • Blogs
  • :
  • 定制IC芯片设计

定制IC芯片设计 Blogs

Site - Banner
Cadence Community
  • Site
  • Community Search
  • User
Cadence Login Box Backup
Cadence Members

Login with a Cadence account.

LOG IN

Not a member yet?

Register | Membership benefits
Options
  • Subscriptions

    Never miss a story from 定制IC芯片设计 . Subscribe for in-depth analysis and articles.

    Subscribe by email
  • More
  • Cancel
NextWeb Blogs Categories
  • All Blog Categories
  • Breakfast Bytes
  • Cadence Academic Network
  • Cadence Support
  • Computational Fluid Dynamics
  • CFD(数値流体力学)
  • 中文技术专区
  • Custom IC Design
  • カスタムIC/ミックスシグナル
  • 定制IC芯片设计
  • Digital Implementation
  • Functional Verification
  • IC Packaging and SiP Design
  • In-Design Analysis
    • In-Design Analysis
    • Electromagnetic Analysis
    • Thermal Analysis
    • Signal and Power Integrity Analysis
    • RF/Microwave Design and Analysis
  • Life at Cadence
  • Mixed-Signal Design
  • PCB Design
  • PCB設計/ICパッケージ設計
  • PCB、IC封装:设计与仿真分析
  • PCB解析/ICパッケージ解析
  • RF Design
  • RF /マイクロ波設計
  • Signal and Power Integrity (PCB/IC Packaging)
  • Silicon Signoff
  • Solutions
  • Spotlight Taiwan
  • System Design and Verification
  • Tensilica and Design IP
  • The India Circuit
  • Whiteboard Wednesdays
  • Archive
    • Cadence on the Beat
    • Industry Insights
    • Logic Design
    • Low Power
    • The Design Chronicles
定制IC芯片设计
  • Claudia Roesch
    高精度的电磁分层建模
    By Claudia Roesch | 1 Dec 2021
    当下5G、汽车电子和物联网日益增长的市场需求,加快了半导体技术和集成电路的发展。特别是先进CMOS工艺 和锗化硅(SiGe)双极器件的高截止频率,使得利用较低的掩模成本实现高频性能和高集成度的毫米波电路成为可能。
    0 Comments
    Tags:
    Virtuoso Layout EXL | Virtuoso Meets Maxwell | Virtuoso System Design Environment | Virtuoso RF Solution | Electromagnetic analysis | EMX | Quantus Extraction Solution | RF design | ICADVM20.1 | Chinese blogs | VMM
  • Tyler
    Virtuoso Meets Maxwell: 标准库组件的定义
    By Tyler | 10 Nov 2021
    The Allegro Package Designer 产品线提供IC 封装从创意到生产所需的一切,它可以从Virtuoso环境通过Virtuoso MultiTech Framework调用。
    0 Comments
    Tags:
    Libimport | Unified Library | JEDEC | Virtuoso Layout EXL | Virtuoso Meets Maxwell | Virtuoso RF Solution | Virtuoso RF | Virtuoso MultiTech | Package Design in Virtuoso | Allegro Package Designer Plus | Allegro Package Designer | die | Virtuoso | ICADVM20.1 | Cadence SiP Layout | Custom IC Design | Custom IC | Allegro | Chinese blogs | VMM
  • Guru Rao
    Virtuoso Meets Maxwell:通过库实现系统分析和物理实现
    By Guru Rao | 26 Oct 2021
    欢迎阅读这篇博文了解如何创建组件和padstack库,以用于以Virtuoso 平台为驱动的多工艺流程。本文所描述的工具类似图书管理员的工作,它们必须通过各种途径来组装组件IP,并创建可供设计人员使用的视图及文档。
    0 Comments
    Tags:
    Technology Independent Layout Pcell | Unified Library | Virtuoso Layout EXL | Virtuoso Meets Maxwell | Virtuoso System Design Environment | Virtuoso RF Solution | Virtuoso RF | Virtuoso MultiTech | Electromagnetic analysis | librarian | SiP Layout Option | ICADVM20.1 | Cadence SiP Layout | TILP | Chinese blogs | VMM
  • jgrad
    Virtuoso Meets Maxwell: 如何在RF Module中进行走线和键合线的全 3D 分析
    By jgrad | 11 Oct 2021
    对包含键合线IC的RF模组进行电磁场分析,一个重要的任务就是捕获封装和键合线中间的耦合。阅读这篇博客可以让您知道如何通过Virtuoso RF Solution快速方便有效地实现这个目的。
    0 Comments
    Tags:
    EM Analysis | ICADVM18.1 | Virtuoso RF Solution | Clarity 3D | Electromagnetic analysis | ICADVM20.1 | Clarity 3D Solver | Virtuoso Layout Suite EXL | Chinese blogs
  • Claudia Roesch
    Virtuoso Meets Maxwell: Virtuoso RF Solution快速入门
    By Claudia Roesch | 9 Aug 2021
    不同种类的模组设计之间的集成趋势引起了PCB 设计风格的流程正向IC设计风格的流程转变。对于任何一个先进的模组设计流程而言,多芯片封装的跨结构设计和验证都必不可少。Cadence 是领导和引领这一变革的先驱者, 为了应对5G、汽车和物联网快速增长所带来的市场挑战,Cadence将 MultiTech Framework广泛运用于 Virtuoso Design Environment中。
    0 Comments
    Tags:
    Rapid Adoption Kit | Virtuoso Meets Maxwell | Virtuoso System Design Environment | Virtuoso RF Solution | Virtuoso RF | Layout EXL | Chinese blogs
  • danbaldwin
    Virtuoso Meets Maxwell: 从系统的角度思考—— 行业领先的IC与IC封装设计/验证工具间互操作性的优势
    By danbaldwin | 2 Jun 2021
    当下大多数的模拟,射频和混合信号设计都要求在不同衬底工艺上集成多颗IC,以达到所需的性能。异构元件集成方法可以帮助设计师实现单片SoC不容易实现的设计结果。与此同时,异构集成方法也给当下设计师们带来了一系列的新挑战。
    0 Comments
    Tags:
    Chinese blog | IC Packaging | Virtuoso Meets Maxwell | Virtuoso RF Solution | Mixed-Signal | Virtuoso Analog Design Environment | Virtuoso | Spectre | Allegro
  • Parula
    Virtuoso Video Diary: “Training Bytes” 助推知识传播—第5部分
    By Parula | 27 May 2021
    2021年Knowledge Booster 系列博客,我们将介绍如何修改相关参数来解决Spectre Simulation DC的收敛问题和报错问题。
    0 Comments
    Tags:
    blended | Chinese blog | Spectre DC | Spectre Pro | training | digital badges | training bytes | Virtuoso | Cadence certified | Virtuoso Video Diary | Cadence Education Services | Custom IC Design | online training
  • deeptig
    Virtuoso Meets Maxwell: 跨平台流程的模式-- 统一库
    By deeptig | 17 May 2021
    目前,将使用不同工艺的元件集成在一起似乎是一件神奇的事情,但是它允许设计人员使用新的工艺,在衬底上将验证过的旧节点设计组合在一起,从而降低了同质片上系统(SOC)集成的成本。传统的外包装配测试(OSAT)供应商 及IC 供应商都绞尽脑汁为用户提供最佳集成方法,例如 扇出式晶圆级(Fan-Out Wafer-Level) 封装技术,它可用于构建更小更高效的系统。
    0 Comments
    Tags:
    Technology Independent Layout Pcell | ICADVM18.1 | Unified Library | Virtuoso Layout EXL | Virtuoso System Design Environment | Virtuoso RF Solution | Cadence SiP Layout | TILP | Chinese blogs | VMM
  • skai
    Virtuoso Meets Maxwell:Virtuoso RF解决方案新功能之Dynamic Voiding
    By skai | 10 May 2021
    虽然SiP Layout Option是封装设计最完整的解决方案之一,但是Virtuoso RF解决方案给designer提供了在Virtuoso平台实现封装版图设计的选择,并且其支持的功能还在持续增加。 这使得IC 和封装可以在同一个设计平台实现,并且 Virtuoso 用户可以在其熟悉的设计环境中进行封装版图设计。这种创新的协同设计环境不仅缩短了设计周期,也消除了手动对齐IC和封装时易出错的问题。 另外,因为Virtuoso 平台和SiP Layout 之间的互通性,设计人员可以根据自己需求自由切换设计平台。对于同一设计,为了便于设计师切换不同工具进行设计,必须确保大多数功能都同时适用于Virtuoso平台和SiP Layout。Cadence 一直致力开发一款流畅且用户友好的设计流程,到目为止,VRF在这个方向上进展还不错。
    0 Comments
    Tags:
    Chinese blog | ICADVM18.1 | Virtuoso Layout EXL | Virtuoso Meets Maxwell | Virtuoso RF Solution | Virtuoso RF | Dynamic Shapes | Dynamic Voiding | Chinese blogs
  • Parula
    Virtuoso Video Diary: “Training bytes” 助推知识传播—第4部分
    By Parula | 13 Apr 2021
    我们生活在一个日趋复杂的世界中,尽可能的使用和组合各种工具及平台,以及其它的可用功能,这对于我们而言至关重要. 在此博客中, 我们将介绍如何使用Spectre Simulation 平台快速获得最优结果.
    0 Comments
    Tags:
    Chinese blog | Virtuoso | Spectre | Online Support
  • Steve PDK Lee
    Virtuoso Meets Maxwell:为什么没有提到引线键合IC?
    By Steve PDK Lee | 29 Mar 2021
    当今的许多模拟,RF和混合信号设计都要求在同一模组内部集成多个不同工艺的IC,以实现所需的性能目标。设计师使用异构器件集成方法能够获得单片IC (SoC) 设计上不容易达到的结果。与此同时对设计师而言,异构集成也是全新的挑战。
    0 Comments
    Tags:
    Chinese blog | ICADVM18.1 | Co-Design | Virtuoso System Design Environment | Virtuoso RF Solution | Wirebond | Electromagnetic analysis | Virtuoso | Custom IC Design | Allegro
  • jgrad
    Virtuoso Meets Maxwell:跨结构电磁提取功能- 简化IC、封装和电路板耦合的任务
    By jgrad | 15 Mar 2021
    当您在设计RFICs或RF模块时,如果只分析IC或模块上的电磁行为,那么可能会造成结果缺失。即使IC的电磁行为已达到其规格要求,也很容易将其耦合至模块周边的走线上,从而影响我们的判断。 因此,只有IC和模块组合而成的电磁模型才能确保我们的系统按预期运行。 通常对于我们说,组装IC 和封装几何形状是非常繁琐且容易出错的。我们必须手动从各个不同的平台调取数据,并且将其组装成3D模型。 甚至有时每次设计迭代时,我们还需要手动重复这些步骤。.
    0 Comments
    Tags:
    Chinese blog | Virtuoso ICADVM20.1 | Virtuoso Layout EXL | Virtuoso Meets Maxwell | Electromagnetic analysis | Virtuoso | Custom IC Design | Virtuoso Layout Suite
  • jgrad
    Virtuoso Meets Maxwell: EM 全视图提取功能
    By jgrad | 24 Feb 2021
    摘要: 本博客介绍了Virtuoso RF 解决方案的 全视图(full cellview)提取功能,允许用户提取一个完整布局视图的3D S参数模型用。欲知更多,请继续阅读
    0 Comments
    Tags:
    EM Analysis | Chinese blog | AXIEM | awr | Virtuoso Meets Maxwell | Virtuoso RF Solution | Virtuoso RF | Electromagnetic analysis | 3D Planar | ICADVM20.1 | Custom IC Design | Virtuoso Layout Suite
  • Parula
    Virtuoso Video Diary: “Training bytes” 助推知识传播—第3部分
    By Parula | 5 Feb 2021
    摘要:当今,在单个设计中使用多种测试平台比以往任何时候都更为重要。因此在接下来的博客中,我们将介绍与Virtuoso ADE Product Suite 相关的使用技巧及提示,涵盖Virtuoso ADE Explorer, Virtuoso ADE Assembler 和Virtuoso ADE Verifier 等.
    0 Comments
    Tags:
    blended | ADE Explorer | Cadence training | digital badges | Cadence certified | Virtuoso Video Diary | Custom IC Design | online training | Virtuoso Layout Suite | Custom IC | Assembler | ADE Assembler
  • Amir Asif
    Virtuoso Meets Maxwell: Clarity 与有限元方法结合
    By Amir Asif | 17 Dec 2020
    本文将介绍Clarity 的一些功能,当你需要使用基于FEM的电磁解算器用于 Virtuoso RF 解决方案时,Clarity 将会是您 的最佳选择!
    0 Comments
    Tags:
    EM Analysis | Chinese blog | Virtuoso Meets Maxwell | Virtuoso RF | Layout EXL | Clarity 3D | Electromagnetic analysis | ICADVM20.1 | Finite Element Method | Virtuoso Layout Suite | clarity
  • Alex Soyer
    Virtuoso Meets Maxwell: 如何在Virtuoso 中对一个封装版图进行布线?
    By Alex Soyer | 19 Oct 2020
    让我们一起探讨如何在Virtuoso中实现版图封装设计,在封装中如何处理接地平面,已经如何快速整洁的进行封装布线。
    0 Comments
    Tags:
    shove | ICADVM18.1 | route a package | push | Virtuoso Layout EXL | Virtuoso Meets Maxwell | route | Virtuoso RF Solution | Virtuoso RF | Layout EXL | Package Design in Virtuoso | system design | RF design | push and shove | Custom IC Design | Custom IC
  • deeptig
    Virtuoso Meets Maxwell: 裸片版图导出(Die Export)功能改头换面
    By deeptig | 12 Oct 2020
    大家好! 今天,我想给大家介绍Virtuoso RF解决方案中裸片版图导出(Die Export)的最新改进功能,其中大多数功能都已在ICADVM18.1 ISR10中发布。 导出的裸片的abstract包含了裸片的尺寸和边界信息以及I/O的位置信息,它作为中间文件可用于Cadence 不同工具间的信息转换(如 Innovus, Virtuoso 和Allegro ),这并不算是一个新功能,它在Virtuoso RF解决方案发布前就已经出现了。 尽管如此,我们在刚开发Virtuoso RF解决方案时,仍然打算从头开始重写这个功能,这是因为它可能已过时,需要增强其性能和容量、改进其使用方式以满足现在产品需求。我们在很多阶段都做了相应的调整,最终版已在ICADVM18.1 ISR10 中完成并发布。
    0 Comments
    Tags:
    Chinese blog | ICADVM18.1 | Virtuoso Meets Maxwell | Advanced Node | Virtuoso RF Solution | Virtuoso RF | Layout EXL | Wirebond | virtuoso system design platform | shape-based die | RF design | SKILL
  • kfullerton
    Virtuoso Meets Maxwell: Virtuoso RF 解决方案 —让事情变得更简单
    By kfullerton | 21 Sep 2020
    我们都听过“少即是多”和“保持简单化“的说法。如果依照这两个建议来运行电磁仿真,用户将会获得巨大收益。在此博客中,我将分享一些与Virtuoso RF 解决方案之图形简化功能相关的经验,在不影响精度的前提下,帮助客户提高其产品性能。
    0 Comments
    Tags:
    EM Analysis | Chinese blog | ICADVM18.1 | Virtuoso Meets Maxwell | Virtuoso RF Solution | Layout EXL | Electromagnetic analysis | Custom IC Design
  • deeptig
    Virtuoso Meets Maxwell: 当裸片版图没有Bump,有Pad Shapes时,怎么输出裸片版图?
    By deeptig | 7 Sep 2020
    如果您的裸片版图不是通过Bumps,而是通过 pad shapes和标签来识别I / O位置,那么您可能会有种无所适从的感觉。 因此在这篇文章中,我将为大家介绍一种新的适用于裸片版图的解决方案。
    0 Comments
    Tags:
    Chinese blog | ICADVM18.1 | Edit-in-Concert | die export | VRF | Virtuoso Meets Maxwell | Virtuoso RF Solution | Layout EXL | Package Design in Virtuoso | die | virtuoso system design platform | shape-based die | shape | VMM
  • Brian LaBorde
    Virtuoso Meets Maxwell: Bumps, Bumps……如何找到Bumps?
    By Brian LaBorde | 16 Aug 2020
    Bumps对Virtuoso MultiTech Framework解决方案来说至关重要, 它提供了堆叠芯片,中介层,封装和电路板两两间的连接。 Bump的位置 ,连接性和其他属性都是创建TILP的基础,我们将这些属性结合以生成系统级版图。 ”Virtuoso Meets Maxwell “是一系列旨在探讨Virtuoso RF 和Virtuoso MultiTech现有及潜在功能的博客。Virtuoso又是如何与麦克斯韦方程组(Maxwell)联系上的呢?  当前版本的Virtuoso 支持射频设计,设计工程师们使用麦克斯韦方程组,就能测量物理和辐射效应。该系列博客除了提供一些实用软件和增强功能的精辟见解外,还能通过播客的方式,与听众分享博主和专家们在使用Virtuoso Pack...
    0 Comments
    Tags:
    Chinese blog | ICADVM18.1 | Edit-in-Concert | Co-Design | Virtuoso Meets Maxwell | Virtuoso RF | Layout EXL | stacked devices | stacked solution | bumps
  • michaelthompson
    Virtuoso Meets Maxwell: 单一流程的共同目标,优化射频设计流程
    By michaelthompson | 27 Jul 2020
    七个月前,我就提出射频设计流程需要不断变化和创新的需求。IP设计跨越多个分立的、没有联系的工具,容易导致生产和设计人为错误,也减慢了设计过程,这会造成设计工程师们只专注追踪编辑和更新,而忽略了创新。 在您当前的设计流程中,追踪和确保正确的S参数文件是一件必须要做的事情,这看上去也像是一项工作,但是您是想持续做笔记,还是做设计呢?为了解决您的这些困扰,我们发布了 Virtuoso RF解决方案,它可用于处理笔记问题,而设计师们只需专注于设计。
    0 Comments
    Tags:
    Chinese blog | integrand | ICADVM18.1 | Virtuoso New Design Platform | VRF | awr | Virtuoso Meets Maxwell | Advanced Node | Virtuoso RF | Electromagnetic analysis | EMX | RF design | microwave office | Custom IC Design | Virtuoso Layout Suite EXL | Virtuoso Layout Suite | Chinese blogs | acquisitions
  • KomalJohar
    Virtuosity:大小一样的乐高积木,能拼出大师级杰作吗?
    By KomalJohar | 2 Jul 2020
    您需要使用不同大小和类型的积木块,才能拼出大师级的乐高杰作,基于WSP的设计也是如此,它需要将具有不同WSSPDef周期的多个模式的布线区域拼接在一起。接下来,让我们一起来探讨如何实现这一目标。
    0 Comments
    Tags:
    Chinese blog | ICADVM18.1 | cadence | WSP | Advanced Node | Local regions | Layout Suite | width spacing patterns | Layout | Virtuoso | Virtuosity | usability | Custom IC Design | ux | WSSPDef
  • kfullerton
    Virtuoso Meets Maxwell: 电磁分析魔法化
    By kfullerton | 29 Jun 2020
    我们为什么要在virtuoso RF 解决方案中进行EM Analysis? 如果您看过魔术表演,就会知道它就像魔术师一样可以把不可能变成可能。 如果您曾因为繁琐的EM集成而烦恼,那么请进一步阅读以了解我们最新开发的功能!
    0 Comments
    Tags:
    EM Analysis | Chinese blog | ICADVM18.1 | Virtuoso New Design Platform | video | Virtuoso Meets Maxwell | Virtuoso RF | Layout EXL | Electromagnetic analysis | RF design | Virtuoso Layout Suite | Chinese blogs
  • KomalJohar
    Virtuosity:您的版图设计是否结构正确 ?
    By KomalJohar | 24 Jun 2020
    您的设计是否结构正确?阅读此博客,以了解在设计过程中,如何使用宽度间距模式(WSPs),实现结构正确的设计。 WSPs 的追踪线,为快速创建连接线提供指导。定义WSPs以捕获宽度和间距规则,并且确保这些连接线满足捕获到的设计规则。
    0 Comments
    Tags:
    Chinese blog | ICADVM18.1 | Advanced Node | Layout Suite | width spacing patterns | Layout | Virtuoso | Virtuosity | usability | Custom IC Design | Custom IC | ux
  • Steve PDK Lee
    Virtuoso Meets Maxwell: 了解您的举动–我们正在进行芯片、封装和电路板协同编辑
    By Steve PDK Lee | 22 Jun 2020
    该博客介绍了Cadence Virtuoso RF 解决方案中的Edit-in- Concert 技术,它可以帮助设计师们查看和编辑die packages 及其相应的die 布局。
    0 Comments
    Tags:
    Chinese blog | Edit-in-Concert | Virtuoso Meets Maxwell | Advanced Node | Virtuoso RF | Virtuoso | Custom IC Design
>