定制IC芯片设计 Blogs

”Virtuoso Meets Maxwell “是一系列旨在探讨 Virtuoso RF 和 Virtuoso MultiTech 现有及潜在功能的博客。Virtuoso又是如何与麦克斯韦方程组 (Maxwell) 联系上的呢?  当前版本的 Virtuoso 支持射频设计，设计工程师们使用麦克斯韦方程组，就能测量物理和辐射效应。该系列博客除了提供一些实用软件和增强功能的精辟见解外，还能通过播客的方式，与听众分享博主和专家们在使用 Virtuoso Packaging 各种工具时，所积累的经验和知识。我们的博客将隔周准时更新，并于周一准时上线！

目前，将使用不同工艺的元件集成在一起似乎是一件神奇的事情，但是它允许设计人员使用新的工艺，在衬底上将验证过的旧节点设计组合在一起，从而降低了同质片上系统(SOC)集成的成本。传统的外包装配测试（OSAT）供应商 及IC 供应商都绞尽脑汁为用户提供最佳集成方法，例如 扇出式晶圆级（Fan-Out Wafer-Level） 封装技术，它可用于构建更小更高效的系统。 Cadence 具有独特的平台优势，Allegro®，Virtuoso®和AWR®平台中都有多种经过验证的处理技术和功能，可以帮助构建、组装IC层和中介层，这些平台间的互通性对于不同工具间的无缝转换至关重要。除此之外，工艺，库以及设计数据间必须支持互相识别和操作，以避免额外的转换工具，额外的转换动作容易增加数据的错误率和丢包率。

那么为什么库需要统一呢? 统一是指单个数据视图以及工艺、库和设计数据一致的体现。Cadence正在致力改善封装生态系统。由于新功能可兼容不同的平台，因此底层数据一致性对于用户需求的灵活性而言至关重要。Cadence 的生态系统含有多个设计平台，提供业内一流的设计工具和流程，从而可以帮助用户集成基于不同工艺技术的各种器件。例如， SiP Layout 平台被广泛用于封装设计，完成封装、模组和电路板的组装和物理实现。AWR 产品提供了一系列RF模组设计功能，可用于设计敏感器件，比如Balun和 滤波器。最重要的是Virtuoso平台的Virtuoso RF 解决方案，它可以将多种工艺技术整合到同一操作平台，实现协同设计，跨工艺查找路径和电磁分析。这也要求各平台间能实现互通性。

首先要实现工艺和库的统一，并将其贯穿于原理图和版图中。库的统一给所有基于Virtuoso平台的的工艺流程提供单一的入口。库统一不仅要求库的结构一致，，还要求器件原理图symbol、footprint、器件定义映射文件 layout pcell 、CSV文件定义和仿真模型都一致。用户可以基于已有的资源，利用一些转换工具来创建统一的库，比如现有的SiP Layout 库和当下流行的IP供应商所提供的分立零件库。 这些库可用于实现和验证先进系统设计中跨电路板，模组，封装和IC的层级原理图和版图。

统一的界面表示任意器件在所有平台都可以通过一个单一视图来描述，并且不允许专用于特定工具的视图存储于中央存储库中。 这意味着需要将Allegro平台中的padstacks 、symbol和/器件定义转化为统一库中的视图，并保持遵循预定义的数据模型。值得注意的是，统一库中存储的并不是原始的padstack 和symbol定义文件，而是一些和工艺不相关的footprints. Footprint是通过一种特殊的OA Pcell实现的，我们将其称为与工艺不相关的版图Pcell
(TILP), TILP能够描述一些封装概念，例如管芯是否翻转、连接封装衬底的顶部还是底部、管芯叠层、光学收缩因子以及热学收缩因子等。

工艺数据库中包含了设计单位及精度、层横截面、工艺约束和过孔定义。在多工艺环境中，能有效区分和实现对特定工艺信息（例如设计单位和对应层次定义）的评估尤为重要，并且它允许实例化时而不是定义时进行评估。当设计中的组件实例化时，便可查询设计的工艺数据库以重新调整几何尺寸并重新绑定图层以适应主工艺(host technology)，这也是统一库的核心功能。当TILPs 实例化时，用户可以在原理图或者版图实例上设置参数，以指出组件在衬底上的位置及其放置方式。IC组件可以翻转以使芯片朝下，并以镜像连接到封装衬底的底部。此外，它们可以嵌入衬底并放置于空腔体中，也可以彼此堆叠以形成管芯堆叠。用户还可以指定光学和热收缩系数，以调整引脚和边界的几何形状。可以将封装放置在封装中以创建分层拓扑。在评估TILP时，以上所有的这些参数都会影响图层名称的解析。除此之外为了便于后续的设计改版，需要存储有关的区分参数以识别零件号和材料明细表（BOM）属性的信息。与footprint匹配的原理图symbol也需存储在统一库中。最后，与原理图和版图视图相对应的前端及后端名称的映射信息也存储在统一库中。

简而言之，当生态系统中所有的工具都整合至一个统一库时，您可以根据产品特征，设计需求和理念来选择合适的工具。换言之 ，您可以结合这些工具的核心优势，随心所欲构建不同的流程！

例如：

• Virtuoso原理图驱动的SiP 版图实现流程，可以在Virtuoso平台中进行协同设计和验证，然后通过SiP Layout Option签发和交付生产。
• Virtuoso原理图驱动的Virtuoso版图现流程，可以在Virtuoso版图中实现协同设计和验证，并且在SiP Layout Option中签发和交付生产。
• 验证流程，允许从整个系统中选择局部并进行电磁模型抽取，抽取得到的模型可以缝合到原理图中进行仿真。
  
  

欲知更多相关内容，请持续关注接下来的博客内容。

相关资源

• Virtuoso RF Solution
• What’s New in Virtuoso (ICADVM18.1 Only)
• Virtuoso RF Solution Guide
• Virtuoso MultiTech Framework

欲知更多Cadence电路设计相关的产品及服务，请访问www.cadence.com。

Author: Guru Rao and Deepti Mishra Gupta

Translator: Lucy Luo

关于Virtuoso Meets Maxwell

Virtuoso Meets Maxwell系列博客涵盖了与下一代芯片、 封装和电路板设计流程等相关的文章，着重介绍新开发及优化的设计流程，以确保设计师仍然是“设计师”，请持续关注！

请点击“订阅”，访问页面顶部的订阅框，填写您的邮箱地址，以定期接收 Virtuoso Meets Maxwell系列博客的最新推送。