Virtuoso Meets Maxwell: 标准库组件的定义

“Virtuoso Meets Maxwell” 是一系列旨在探讨Virtuoso RF 和 Virtuoso MultiTech现有及潜在功能的博客。Virtuoso又是如何与麦克斯韦方程组(Maxwell)联系上的呢? 当前版本的Virtuoso 支持射频设计，设计工程师们使用麦克斯韦方程组，就能测量物理和辐射效应。该系列博客除了提供一些实用软件和增强功能的精辟见解外，还能通过播客的方式，与听众分享博主和专家们在使用Virtuoso Packaging各种工具时，所积累的经验和知识。我们的博客将隔周准时更新，并于周一准时上线！

在上篇博客中，我们介绍了如何导入标准库，接下来我们将详细介绍Allegro 平台中的标准库。典型的封装设计流程是根据文本文件添加器件，例如BGA 可能来自于一个球图电子表格或者BGA 文本文件，JEDEC标准部件也可以使用BGA generator 快速生成。所有这些标准器件都可以从封装数据库导入至您的Virtuoso OA 数据库中，这样下次新设计时，您可以引用现有的这些器件。 Allegro Package Designer Plus 产品线可以实现IC 封装从创意到生产的转变，这也正是今天需要介绍的内容！

Allegro Package Designer Plus 通过Virtuoso MultiTech Framework  被Virtuoso 环境调用。接下来，我们将介绍一些标准库器件。

Die 和BGA 文本文件

这些分隔文件使用简单而灵活的格式，IC团队所需要提供的是物理引脚编号，所有引脚的XY位置以及芯片的整体尺寸。您共享的信息越多，后续工作就越简单。

通过Add—Standard Die  或者 Add—Standard Package 这两个向导功能，可以把文本文件转换为建模器件。这2个向导功能相似，在查看源文本文件后，显示如下：

列的排列顺序灵活，描述芯片器件中含有物理引脚编号、逻辑引脚名称、网络名称和 XY 坐标。提示： IC 设计人员需在文件顶部创建一列标题行，以便于查看每列预先已配置的内容。

由于这些文件大部分来源于IC设计，XY坐标是假定芯片向上朝向来定义die的。对于倒装芯片封装，由于芯片是向下朝向，放置芯片时，坐标值会通过X轴镜像，为了确保symbol的准确定义，很重要的一点是不要试图预先翻转引脚坐标。

上述die中没有焊盘堆叠列。 IC 设计人员通常不知道封装中焊盘的尺寸和形状，甚至于也不知道什么是pillar和bump。如果您知道焊盘堆叠列，可以在wizard 中直接分配引脚或者自定义padstacks。

最后，您需要定义部分实例的放置位置及其附件类型：

您可以稍后修改此定义的信息，但是需提供部分实例的值，以便将其放置于基板版图上。您也许会发现，在“高级选项”中可以找到最重要的字段。如果您的源文件尚未进行光学收缩或者收录，那么您需要在此设置它们，以防止它们造成对物理部件基本属性的影响。  您可以在文本文件的文件头部分查看到此信息，如果没有，您需要询问IC设计人员获取相对应的值。

BGA 球图电子表格

球图已经使用了很长时间，就像文本文件一样，其主要优点是网格形式 （如下图所示）。这样即使您使用电子表格，也能查看引脚和分配的模式。

您可以从上图中查看到引脚编号

网络、甚至于已分配颜色的网络，以便于直观组合总线网络或者差分走线，并且这些也是与文本文件的区别。

大多数情况下导入的ball maps 是为了更新ECO, 而不是为了初始零件定义。 如果您需要定义初始零件，您首先需要创建空的BGA “ 容器” 以添加引脚模式。 然后通过符号编辑应用程序模式执行此操作，并且指定尺寸、填充层和其他未在表格中标出的数据点。最后，单击鼠标右键选择 “Add Pin” ，并且多次点击它即可将ball map转换为 pin 格式 。

如果您需要修改 BGA ，您可以使用“File – Import – Symbol Spreadsheet ” 以快速升级至最新的ball map.

BGA 发生器和 JEDEC 组件

接下来，我们把目光投向 JEDEC 组件。 JEDEC 规范通过Allegro Package Design Plus的生成器工具来定义 BGA 组件尺寸、形状和基本特性的标准。当您为组件选择所需的尺寸时， JEDEC 的可用间距和行/列计数（以及更多）都将被过滤为合法值。

这样可确保您通过向导定义的任何组件都符合 JEDEC规范。另外由于在标准中不同的参数会产生数以千计的组件，因此通过该向导工具可用根据您所需时间和位置生成组件，而无需存储于库中。我们为什么需要去维护一个20秒就可以生成的组件呢？

该向导工具会提供创建新组件所需的全部信息。您只需通过五个简单步骤，就可以获得从组件参考、名称到引脚尺寸和矩阵的信息。接下来，请快速预览并确认组件属性。 

组件组合清单

混合和匹配上述任何一项或多项，为下一个封装设计整合所有组件。当您将所有组件都整合到一起时，使用 libImport 可将它们整合至您的 Virtuoso OA器件库中，使您能比预期提前流片。 

Author: Tyler Lockman

Translator: Lucy Luo

 相关资源

• Allegro Package Designer Plus
• Virtuoso RF Solution
• Virtuoso MultiTech Framework Guide
• Virtuoso RF Solution Guide
• Virtuoso Electromagnetic Solver User Guide
• What’s New in Virtuoso

欲知更多Cadence电路设计相关的产品及服务，请访问 www.cadence.com 。

关于Virtuoso Meets Maxwell

Virtuoso Meets Maxwell系列博客涵盖了与下一代芯片、 封装和电路板设计流程等相关的文章，着重介绍新开发及优化的设计流程，以确保设计师仍然是“设计师”，请持续关注！ 

Click 请点击“订阅”，访问页面顶部的订阅框，填写您的邮箱地址，以定期接收 Virtuoso Meets Maxwell系列博客的最新推送。