Virtuoso Meets Maxwell：跨结构电磁提取功能- 简化IC、封装和电路板耦合的任务

”Virtuoso Meets Maxwell “是一系列旨在探讨 Virtuoso RF 和 Virtuoso MultiTech 现有及潜在功能的博客。Virtuoso又是如何与麦克斯韦方程组 (Maxwell) 联系上的呢?  当前版本的 Virtuoso 支持射频设计，设计工程师们使用麦克斯韦方程组，就能测量物理和辐射效应。该系列博客除了提供一些实用软件和增强功能的精辟见解外，还能通过播客的方式，与听众分享博主和专家们在使用 Virtuoso Packaging 各种工具时，所积累的经验和知识。我们的博客将隔周准时更新，并于周一准时上线！

当您在设计RFIC或RF模组时，如果只分析IC或模组本身的电磁行为，那么可能会造成结果缺失。即使IC自身的电磁行为已达到其规格要求，也很容易将其耦合至模组上的临近走线，从而影响系统整体性能。 因此，只有IC和模组组合而成的电磁模型才能确保我们的系统按预期运行。 按照传统流程，将IC 和封装几何结构组合在一起进行电磁仿真是非常繁琐且容易出错的。我们必须手动从各个不同的平台调取数据，将其组装成3D模型。 每次设计迭代时，我们都需要手动重复这些步骤。

现在Virtuoso RF解决方案可以自动合并和转换所有的数据，让我们只专注于电磁分析。由于Virtuoso 平台可以看到完整IC 和封装的几何结构，因此在Virtuoso平台上可以直接对版图进行迭代更改，并且将其自动推送至Clarity 3D Solver。

首先我们将介绍RF模组如何从SiP 导入到Virtuoso平台中。

从上图，我们可以看到flip-chip封装IC的footprint 位于模组版图的中心。在此我们想要分析片上电感与模组上RF路径之间的耦合。实际上，该解决方案不仅限于IC和RF 模组之间，还可以包含PCB封装电路版。

在另一个不同的库中我们已经有完整的IC版图。通过“Bind Layout” 命令，我们将模组版图中的IC footprint和对应的实际IC 完整版图的顶层链接起来，从而可以调用IC和封装的协同设计，如下图：

现在，我们可以在完整的IC版图中查看到RF模组， 同时已经考虑到了IC 翻转和旋转等因素的影响。

并且，在Virtuoso Layout EXL窗口的另一个选项卡中，我们可以看见封装版图上的IC –按照传统的R0方向，就像IC设计人员所期望的那样：

“Electromagnetic Solver Assistant” 内，我们已经设置了一个对IC 部分进行EM抽取的模型。 它包含一个片上电感，三个IC  bump，以及相关的几根连线。从RFin bump到相邻的ground bump之间定义了一个水平集总端口。
通过Virtuoso平台，我们只需点击几下鼠标，就能启用Clarity 3D Solver来分析这种单结构IC模型。假如没有Virtuoso RF解决方案，我们必须手动将GDS导入Clarity 3D Solver中，这对设计人员来说并不困难但不方便！

在本文我们并不是仅讨论IC，而是要分析IC 和模组之间的耦合，这从标题也显而易见。在Clarity 3D Solver中我们能手动合并IC 和模组的几何结构，并分析IC和模组之间的耦合吗？当然可以，但这比导入GDS文件要困难数倍，除此之外，我们还需正确地翻转和旋转GDS数据，使其与从SiP Layout 导入的封装版图数据对齐。然后按正确的堆叠顺序进行叠层合并，并且要确保IC 部分关于shrink的设置正确。

值得庆幸的是，Virtuoso RF解决方案可以简化以上这些繁琐且复杂的工作，而我们要做的就是通过Virtuoso RF指定需要交给Clarity 3D Solver仿真的器件和连线，剩下的就交给Virtuoso RF 解决方案了。

在前面，我们已经选择了想要在 Clarity 3D Solver 中使用的 IC 几何结构，让我们切换回 RF 模组，并在这里对封装部分需要进行EM仿真的模型进行设置。

在这个实验中，我们想要包含一条从ball到bump的RF输入路径，这中间有一个我们不需要的隔离电容SMD（之后Virtuoso会自动为SMD创建端口）。与此同时为了减少仿真时间，我们将在感兴趣的区域外围绘制一条切割边界。

对于这种耦合分析而言，指定正确的IC bump尺寸是非常重要的。通过“Bump and Ball Editor” 页面，我们可以直接在Virtuoso平台中设置它们。它们是自动从“SiP Layout”导入的，在此，我们可以根据需要进行查看和编辑。同样，我们也可以选择BGA实例并复查ball的尺寸。

目前我们已经建立了两个模型：其中一个为IC部分的几何结构，另一个为封装部分的几何结构。现在我们需要以某种方式告诉这个工具，我们想要把IC部分和封装部分的几何结构合并在一起进行分析和仿真。这也就是图片中所指的“参考模型“。

我们将从封装模型中引用IC模型。这样，当我们将模组中设置的几何结构导出到Clarity 3D Solver时，IC部分设置的几何也结构会被合并导出。那么如何引用一个模型呢？ 我们只需要在模组版图中选中IC  footprint并点击一个按钮即可将其添加到模型中，会弹出一个表单，列出IC版图中已经设置的所有EM 模型。正如预期的那样，我们看到了之前创建的 “rfin_mmic” 模型。

至此，我们的封装模型也完成了设置，它含有封装部分需要分析的几何结构，切割边界，以及我们想要参考的包含IC部分几何结构的IC模型。

在导出到Clarity 3D Solver之前，我们需要做的最后一步是设置RF模组上的端口。如前所述，需要仿真的RF输入路径中并不包含SMD电容，Electromagnetic Solver assistant会在SMD pads向下的terminal和接地平面之间自动创建两个垂直集总端口。此外，Clarity 3D Solver 将会在BGA  ball上自动创建一个同轴端口，在前，在IC部分，我们在2个相邻的IC bump之间创建了一个水平集总端口。

现在，我们只需单击鼠标，就能将跨工艺平台的IC + Package模型导出到Clarity 3D Solver。 Virtuoso RF解决方案会自动完成所有书签（book-keeping）工作，例如缩放，翻转，旋转和叠层合并。

只需短短几秒，合并模型就可被加载至Clarity 3D Solver中：

在上图中间位置显示了IC电感，三个IC  bump，以及封装上的RF输入路径和切割边界上的接地平面。其右边显示了合并的叠层，底部是封装叠层，顶部是倒装的IC叠层。

我们可以通过不同角度查看上图（如下）从而找到我们期望的四个端口：BGA ball上的同轴端口，SMD上的两个垂直端口以及ICbump之间的水平端口。

一旦仿真完成，Electromagnetic Solver assistant 中会生成一个4个端口的S参数模型。

电磁场仿真结束并不意味着我们的任务就完成了。在运行电路仿真之前，我们必须以某种方式将n端口S参数模型插入系统原理图中。Virtuoso RF解决方案也正好解决了这一问题：我们只需按一下按钮，我们的S参数结果就被缝合到层次化的系统原理图中，而不必考虑每个端口应该具体连接到哪一层的哪一个器件或连线。

由于Virtuoso RF解决方案准确知道系统的哪些部分是在Clarity 3D Solver中建模的，因此它可以在系统原理图中高亮显示这些部分：

在这里，我们看到了RF模组上的RF输入部分。除了SMD之外，R到IC的完整路径已被高亮显示。

下降到IC原理图，我们可以准确地看到我们从IC添加到模型中的三个IC  bump和电感被高亮显示（如下）：

在我们将n端口S参数模型缝合到系统原理图中之后，我们可以使用Virtuoso ADE Assembler轻松地分别对原始原理图和带有S参数的系统原理图分别进行仿真和对比。

关于该设计的跨工艺平台分析到此结束了。想必大家也了解如何使用Virtuoso RF解决方案来设置一个跨工艺平台分析：通过使用 “参考模型”，可以组合来自不同工艺平台的模型；然后合并几何结构和工艺叠层。这样，设计师就只需专注分析实际电磁场特性！

相关资源

• Virtuoso RF Solution
• Clarity 3D Solver
• What’s New in Virtuoso (ICADVM18.1 Only)
• Virtuoso RF Solution Guide
• Extracting Models for a Cross-Fabric Design

欲知更多 Cadence 电路设计相关的产品及服务，请访问www.cadence.com。

Author: Johannes Grad

Translator: Lucy Luo

关于Virtuoso Meets Maxwell

Virtuoso Meets Maxwell 系列博客涵盖了与下一代芯片、 封装和电路板设计流程等相关的文章，着重介绍新开发及优化的设计流程，以确保设计师仍然是“设计师”，请持续关注！

 请点击 Subscribe，访问页面顶部的订阅框，填写您的邮箱地址，以定期接收 Virtuoso Meets Maxwell 系列博客的最新推送。