• Home
  • :
  • Community
  • :
  • Blogs
  • :
  • 定制IC芯片设计
  • :
  • Virtuoso Meets Maxwell: 当裸片版图没有Bump,有Pad Shapes时,怎么输出裸片版图…

定制IC芯片设计 Blogs

deeptig
deeptig
7 Sep 2020
Subscriptions

Get email delivery of the Cadence blog featured here

  • All Blog Categories
  • Breakfast Bytes
  • Cadence Academic Network
  • Cadence Support
  • Custom IC Design
  • カスタムIC/ミックスシグナル
  • 定制IC芯片设计
  • Digital Implementation
  • Functional Verification
  • IC Packaging and SiP Design
  • Life at Cadence
  • The India Circuit
  • Mixed-Signal Design
  • PCB Design
  • PCB設計/ICパッケージ設計
  • PCB、IC封装:设计与仿真分析
  • PCB解析/ICパッケージ解析
  • RF Design
  • RF /マイクロ波設計
  • Signal and Power Integrity (PCB/IC Packaging)
  • Silicon Signoff
  • Spotlight Taiwan
  • System Design and Verification
  • Tensilica and Design IP
  • Whiteboard Wednesdays
  • Archive
    • Cadence on the Beat
    • Industry Insights
    • Logic Design
    • Low Power
    • The Design Chronicles

Virtuoso Meets Maxwell: 当裸片版图没有Bump,有Pad Shapes时,怎么输出裸片版图?

”Virtuoso Meets Maxwell “是一系列旨在探讨Virtuoso RF 和Virtuoso MultiTech现有及潜在功能的博客。Virtuoso又是如何与麦克斯韦方程组(Maxwell)联系上的呢?  当前版本的Virtuoso 支持射频设计,设计工程师们使用麦克斯韦方程组,就能测量物理和辐射效应。该系列博客除了提供一些实用软件和增强功能的精辟见解外,还能通过播客的方式,与听众分享博主和专家们在使用Virtuoso Packaging各种工具时,所积累的经验和知识。我们的博客将隔周准时更新,并于周一准时上线!

大家好! 最初“Virtuoso Meets Maxwell” 系列博客上线时, Kerry Judd 写了两篇博客,其中一篇为 “TILP! What’s a TILP?”, 介绍了与工艺无关的Pcell (TILP) 的概念;另外一篇为”Export the Die? What Am I Exporting? To Where?“,介绍了如何为包含Bump的裸片版图创建TILP。 不久前, Brian LaBorde在其文章 “Bumps, Bumps.... Where Are My Bumps?“ 中介绍了bumps.  最后,Steve Lee 在文章“Learn Your Moves – We’re Doing an Edit-in-Concert,  解释了为裸片版图创建的Die TILP 如何作用于协同编辑, 从而实现IC-封装-电路板协同设计。上述所有博客都与Virtuoso RF 解决方案最新最有用的功能息息相关。

然而,如果您的裸片版图不包含Bumps,而是通过焊盘形状( pad shapes)和标签来识别I / O位置,那么您可能会有种无所适从的感觉。 因此在这篇文章中,我将为大家介绍一种新的适用于裸片版图的解决方案。

裸片版图中没有Bumps 是否很常见?是的,这是很普遍的现象。尽管当下大部分的裸片版图都是通过Bumps 来识别I/O 位置,但是仍有许多的裸片版图没有Bumps 。 另外,如果您使用的是老版本的裸片版图 (要知道裸片版图已经存在超过30年了,那时候bump 单元还不存在),那么在您的版图设计中,I/O的位置很可能是通过与金属形状重叠的标签来识别的。 最后,值得注意的是很多情况下的裸片版图都已经被流片生产,并且很大概率这些版图都不能够被修改, 不能试图用Bump cell来替换pad shapes— 裸片版图将不得不按原来的方式存在和运行。 因此,Virtuoso RF 解决方案将提供一种新的流程,支持导出仅包含pad shapes 和重叠标签的裸片版图。
 
 如何导出含有pad shape和标签的裸片(die)?  在 Export the Die? What Am I exporting? To where?To where? 这篇博客中, Kerry 介绍了裸片版图输出时详细的准备工作,但是当您导出含有pad shapes的裸片版图时,可能没有办法做这些准备工作。这个时候,您只需要知道 pad shapes和标签的位置,以及它们具体是用什么金属层实现的。此外,您需要确保裸片除了具有版图视图的同时,也具有原理图视图和符号视图。如若要导出基于形状的裸片,请参阅以下步骤或者文章 Exporting the Shape-Based Die。

步骤1

下图显示了一个简单的die 版图示例 (只含有pad shapes)

 

当我们放大die layout 接近于某个pad shapes 时,我们就可以看见一个与之重叠的标签。值得注意的是,如果多个标签跨过一个pad shape,那么在判断哪个标签与哪个pad shape重叠时,是从标签原点算起,而不是从边界框算起。

现在,让我们检查一下pad shape和标签分别是用什么金属层实现的。我们可以看到pad shape使用的金属层是“ Metal1T P0”,标签使用的也是 ”Metal1T P0” 。 在接下来的步骤中, 我们将需要使用这些信息。

步骤2

在版图窗口的菜单栏上,单击 “RF- Module- Export Die”, 就能够打开 Export Die 界面。

您可以在Export Die界面中看到两个选项卡,输入 (Inputs)和输出(Outputs)。 在“输入” 选项卡下, 勾选Die Interface 类型为“ Shape with overlapping label “。 然后指定shape和标签使用的金属层(LPP )。Outputs (输出)选项卡,指定输出库的名字,这个库会包含为该裸片版图创建的Die TILP ,原理图视图 和符号视图,这些视图将用于该流程的后续步骤中。

基于Pad Shape 的裸片版图创建的Die TILP, 是否可以进行协同编辑?  是的,当然可以,如果您不知道或者已经忘记了什么是协同编辑(Edit-in-Concert), 请查阅Steve Lee 之前的文章- Learn Your Move- we’re doing an Edit-in-concert.    在这篇文章中,您可以了解从Bumped Die 中如何导出Die TILP, 以及在Virtuoso RF 解决方案中如何实现Die TILP 和实际裸片版图之间的协同编辑和更改。
 

基于Pad Shape 的裸片版图创建的Die TILP,  可以一定程度地支持协同设计,当pad shape 在某种结构中移动时,(如含有Die TILP 的封装版图结构,或实际Die 版图结构),您会发现,相同形状的pad shape 在Die TILP 和实际的Die Layout 间,其位置会存在偏差。 换言之, 您可以看到不同结构中pad shape的位置偏差,但是不能同步移动。 这种局限性是由于受影响的形状可能是Die layout 中一个或多个层级单元的某部分所导致的,因此无法移动该特定形状。

基于形状的Die TILP是否支持Layout Versus Abstract (LVA) 检查及修复功能? Bumped cell 支持LVA 检查及修复功能。 通过使用这些功能, Die TILP 和实际Die版图 间不同位置的bump 和遗漏的bump 都可以被检测到。因此,在协同编辑之外进行的改变也能被检测到。

但是目前LVA 检查及修复功能暂不适用于基于形状的TILP。在未来的版本中,我们计划让LVA检查功能适用于基于形状的TILP, 至于LVA修复功能,由于前面提到的在协同编辑时的局限性,仍不能适用于基于形状的TILP.

今天就到这里, 相信您已经了解了所有关于Die TILP 的信息,分别适用于包含bump的裸片版图 和基于Pad  shape的裸片版图两种情况!

相关资源

  • Virtuoso RF Solution
  • What’s New in Virtuoso (ICADVM18.1 Only)

欲知更多Cadence电路设计相关的产品及服务,请访问 www.cadence.com。

联系我们

如有任何意见反馈,或者与博客主题相关的建议,请邮件至custom_ic_blogs@cadence.com 。

关于Virtuoso Meets Maxwell

Virtuoso Meets Maxwell系列博客涵盖了与下一代芯片、 封装和电路板设计流程等相关的文章,着重介绍新开发及优化的设计流程,以确保设计师仍然是“设计师”,请持续关注!

请点击“订阅”,访问页面顶部的订阅框,填写您的邮箱地址,以定期接收 Virtuoso Meets Maxwell系列博客的最新推送。



Original Author: (Sutirtha) Kabir

Chinese Blog Post: Deepti Mishra Gupta

Translator: Lucy Luo

 

Tags:
  • Chinese blog |
  • ICADVM18.1 |
  • Edit-in-Concert |
  • die export |
  • VRF |
  • Virtuoso Meets Maxwell |
  • Virtuoso RF Solution |
  • Layout EXL |
  • Package Design in Virtuoso |
  • die |
  • virtuoso system design platform |
  • shape-based die |
  • shape |
  • VMM |

Share Your Comment

Post (Login required)