Virtuoso Meets Maxwell: TILP! 什么是TILP?

1 Jun 2020 • Less than one minute read

”Virtuoso Meets Maxwell “是一系列旨在探讨Virtuoso RF 和Virtuoso MultiTech现有及潜在功能的博客。Virtuoso又是如何与麦克斯韦方程组(Maxwell)联系上的呢? 当前版本的Virtuoso 支持射频设计，设计工程师们使用麦克斯韦方程组，就能测量物理和辐射效应。该系列博客除了提供一些实用软件和增强功能的精辟见解外，还能通过播客的方式，与听众分享博主和专家们在使用Virtuoso Packaging各种工具时，所积累的经验和知识。我们的博客将隔周准时更新，并于周一准时上线！

过去的38年，我一直致力于IC版图设计！在业内不断推出Cadence的新产品，让我积累了宝贵的经验。在这篇博客中，我要谈谈另一创新产品--Virtuoso® RF解决方案及其基本概念。对于不了解Virtuoso RF解决方案的电路封装设计师，或是第一次在Virtuoso进行封装设计的IC版图设计师而言，这些概念都是必须掌握的。

首先，让我们了解TILP这一重要概念的含义，即 TILP是与工艺无关的版图Pcell。

Virtuoso用户非常了解Pcell，与工艺无关的版图Pcell有什么特别之处呢？我们需要更深入地研究以了解TILP如何在流程中使用。

在IC设计中，Virtuoso与IC PDK配合使用，其中版图对应的工艺文件包含有关工艺层次和铸造规则的信息。常规Pcell具有由SKILL设计的主视图。当这些视图在版图中被实例化时，就会创建一个子视图，并且该子视图能从与主视图关联的工艺文件中获取其物理属性和层次信息。

相反，封装设计中不存在封装PDK的概念。因此有时，在知道封装层次信息之前就设计了封装版图。使用基本单元中的通用层创建封装版图视图，这些版图在实例化过程中，具有在封装层上重新分层的灵活性，这也就是它们“独立”且适合成为TILP的原因。

如何创建TILP？

TILP的创建方式多种多样，有很多不同的选择，例如，将封装版图对应的SiP文件从Allegro导入Virtuoso，从Virtuoso为芯片版图创建其芯片管脚图。（敬请关注后续关于 “芯片管脚图导出” 的博客），创建表面安装器件（SMD）库或通过以下命令使用GUI选项手动创建TILP。

将封装版图从Allegro导入Virtuoso并生成TILP之后，您将在Virtuoso Library Manager中注意到一些新视图。除了常规的版图，原理图和符号视图，您将发现padstack_base或symdef_base视图。 padstack_base视图是通孔和焊盘等组件的通用版图视图，symdef_base视图通常用来描述球栅阵列（BGA）或嵌入式组件。

当您打开TILP的版图时，您将在版图窗口看到以下内容：

而且，缩略图看起来像这样：

随后，当您打开它们各自的padstack_base或symdef_base视图时，您将观察到通用层，例如drill，solderMaskTop或beginGenericLayer。很明显，TILP是“独立的”与工艺无关的。但是，为了实现其真正目的，当您在封装版图中实例化TILP的版图视图时，TILP将创建主视图。然后，根据所选的CDF参数，将padstack_base视图中的通用层分配给实例化版图中的相应层。这是一个惊人的转变吗？定制化即为奢侈品的本质- Lapo Elkann

这仅仅是个开始……TILP还有很多的故事可以聊，许多CDF参数会影响TILP。例如，如果是die，它会是flipchip吗？它有收缩因子吗？它是嵌入在层压板中还是个镜像呢？欲知答案，且看 “Virtuoso Meets Maxell” 系列博客之TILP后续相关博文。

在本篇的最后，我会留给您们一个框图，展示TILP的来源以及它是如何适用于Virtuoso RF解决方案。

Virtuoso Meets Maxwell简介

Virtuoso Meets Maxwell系列博客涵盖了与下一代芯片、封装和电路板设计流程等相关的文章，着重介绍新开发及优化的设计流程，以确保设计师仍然是“设计师”，请持续关注！

请点击“订阅”，访问页面顶部的订阅框，填写您的邮箱地址，以定期接收 Virtuoso Meets Maxwell系列博客的最新推送。

Author: Kerry Judd

Translator: Lucy Luo

Virtuoso Meets Maxwell: TILP! 什么是TILP?

如何创建TILP？

相关资源

Virtuoso Meets Maxwell简介