”Virtuoso Meets Maxwell “是一系列旨在探讨Virtuoso RF 和Virtuoso MultiTech现有及潜在功能的博客。Virtuoso又是如何与麦克斯韦方程组(Maxwell)联系上的呢?  我们现在版本的Virtuoso 支持射频设计，设计工程师们使用麦克斯韦方程组就能测量物理和辐射效应。该系列博客除了提供一些实用软件和增强功能的见解外，还能通过播客的方式，与听众分享博主和专家们在使用Virtuoso Packaging各种工具时所积累的经验和知识。我们的博客将隔周准时更新，并于周一准时上线！

Bumps对Virtuoso MultiTech Framework解决方案来说至关重要, 它提供了堆叠芯片、中介层、封装和电路板两两间的连接。 Bump 的位置 、连接性和其他属性都是创建TILP的基础，我们将这些属性结合以生成系统级版图。

如果您对TILP还不熟悉，那么Kerry Judd的这篇入门文章可能会对您有所帮助：
TILP! 什么是TILP

我们如何让Virtuoso平台更好地识别Bumps?

识别Bumps 最好的方法是将 所有类型Bump 版图的CellType都设置为coverBump。Die Export 会将版图中所有CellType为coverBump的单元都自动识别为Bump。生成TILP die footprint时，所有Bump器件端口的连接性都会被传递过去。

此外您需确保Bump 单元视图中含有一个物理pin脚，并且记录该pin脚用到的版图层次。之后，在执行Die Export动作时，您需要提供这些信息。在最终生成的TILP die footprint中，该版图层次对应的形状就是用来表示Bump的。

当您在裸片版图中放置Bump器件时，需确保其Bump 端口有连接信息。 如果您想导出没有连接信息的Bump 器件，只需按上图所示，勾选“ Include unconnected IO Pad cells（包括未连接的IO Pad 单元）”选项 。这些 Bumps的连接性也许暂时还未确定，但是必须在die footprint中保留它们的位置，以及在相邻的结构中考虑它们的存在。

当裸片版图不能编辑时，怎么办？

是的，涉及其他人的IP导致不能编辑，数据版本受控，以及任何编辑都会触发需要重新验证的问题，这些都可能导致您无法编辑版图的局部或全部，不论是何种原因，我们都会给予全力支持。

我们现在支持一个新的基于文本的流程，您可以简单地告诉我们您的Bumps 使用了哪些标签层。*

您已经拥有了这些技能，可以使用它们来构建系统级原理图和版图！

*请注意，基于文本的流程还不够稳定，以此种方式导出的die footprint，在应用到Edit-In-Concert时部分功能可能会受限。

相关资源

• Virtuoso RF Solution
• What’s New in Virtuoso (ICADVM18.1 Only)

欲知更多Cadence电路设计相关的产品及服务，请访问 www.cadence.com 。 

联系我们

如有任何意见反馈，或者与博客主题相关的建议，请邮件至 custom_ic_blogs@cadence.com 。

关于Virtuoso Meets Maxwell

Virtuoso Meets Maxwell系列博客涵盖了与下一代芯片、 封装和电路板设计流程等相关的文章，着重介绍新开发及优化的设计流程，以确保设计师仍然是“设计师”，请持续关注！

请点击“订阅”，访问页面顶部的订阅框，填写您的邮箱地址，以定期接收 Virtuoso Meets Maxwell系列博客的最新推送。

Author: Brian LaBorde

Translator: Lucy Luo