Community Blogs 定制IC芯片设计 > Virtuoso Meets Maxwell: Virtuoso RF 解决方案 —让事情变得更简单
kfullerton

Community Member

Blog Activity
Options
EM Analysis
Chinese blog
ICADVM18.1
Virtuoso Meets Maxwell
Virtuoso RF Solution
Layout EXL
Electromagnetic analysis
Custom IC Design

Virtuoso Meets Maxwell: Virtuoso RF 解决方案 —让事情变得更简单

• Less than one minute read

”Virtuoso Meets Maxwell “是一系列旨在探讨Virtuoso RF 和Virtuoso MultiTech现有及潜在功能的博客。Virtuoso又是如何与麦克斯韦方程组(Maxwell)联系上的呢?  当前版本的Virtuoso 支持射频设计，设计工程师们使用麦克斯韦方程组，就能测量物理和辐射效应。该系列博客除了提供一些实用软件和增强功能的精辟见解外，还能通过播客的方式，与听众分享博主和专家们在使用Virtuoso各种IC封装工具时，所积累的经验和知识。我们的博客将隔周准时更新，并于周一准时上线！



我们都听过“少即是多”和“保持简单化“的说法。如果依照这两个建议来运行电磁仿真，用户将会获得巨大收益。 假如您是Virtuoso Meets Maxwell 系列博客的忠实读者，您可能看过Kabir的”Help With Electromagnetic “系列文章,  他在Help With Electromagnetic Analysis - Part III这篇文章中介绍了关于Virtuoso RF解决方案中的自动图形预处理功能。 如果您还没有读过这篇文章如果您还没有读过这篇文章，我强烈推荐您去看一看！

在此博客中，我将分享一些与Virtuoso RF 解决方案之图形简化功能相关的经验，在几乎不影响精度的前提下，帮助客户大幅度提高其产品性能。  

让我们来看看为什么您要执行图形简化功能，设想一下，如果您想用EM解算器分析某个器件，如电感。 那么，除了组成线圈结构的金属本身，您可能在线圈中心位置填充了某些类型的金属，以确保您的版图遵循金属密度规则。尽管这些金属填充对电磁仿真的结果影响不大，但是其对仿真时间会造成巨大的负面影响。 删除或合并这样的金属填充结构，需要复制版图，甚至展开PCell图形，这可能会让您耗费大量时间，来进行乏味的手动更改。

Virtuoso RF 解决方案提供了一套在原始设计范围内就能完成所有事情的自动化方案，而您所需要做的就是制定一套简化规则，或者是一个 “配方“，用于描述如何处理这些图形。您可以让Virtuoso 来完成这项艰巨的工作，其运行速度比任何手动操作都要快好几个数量级。接下来，让我们通过一些例子来了解它。

我使用的第一个图形简化示例与上述提到的金属填充示例很相似。 客户的目标是要分析代工厂PDK提供的一系列包含金属填充的电感：


上述截取的图片来自于某一个日常案例，很好的呈现了实际操作中常遇到的问题。

在得知这种填充方式对仿真结果的影响微乎其微后，我帮助客户创建了一个简化文件，删除了填充层上所有小于2um*2um的金属，这也是实际设计中图形形状的大小：


使用这种方法对三个电感进行仿真，仿真时间从10分钟缩短至15秒。 虽然10分钟对我们来说并不算长，但是可以看到通过这种简化步骤速度提升了40倍。我用了不到一分钟的时间就能设置好环境，结果呢？从直流到预期工作频率范围内，回波损耗、插入损耗、Q值和等效电感值Leff几乎都没有变化（<1％）。最精彩的部分呢？随着需要进行仿真的结构大小及复杂性的增加，其潜在的性能提升也得到更显著的增长。让我们来看看另一种真实的情况。

我的第二个例子要复杂的多，描述的是一多层金属接地网络被用作屏蔽结构的情况。 尽管我不能给大家透露设计的细节，但是可以与大家分享这种屏蔽结构是由错综复杂的图形构成的，包含了数百万个形状。 没有任何一个电磁仿真器可以在维持原状的情况下分析此设计，因此客户面临手动合并和平滑形状的艰难过程。 当我们首次与该产品客户评估Virtuoso RF解决方案时，他们正手动简化一部分的设计，希望能够与非Cadence的EM 工具一起使用。我编写了一简单文件来执行每层合并网格形状，并且将每4X4个小过孔合并成一个大过孔。通过这一改变，Virtuoso 能够在95分钟内（涵盖执行简化的时间）进行精准的电磁仿真，大幅加速了客户的进度。 在这种情况下，我们已经将运行时间从原来的几天缩短至现在的几个小时，与此同时也保持了仿真结果的正确率。 有了这些改进，您可以一天内进行多次设计迭代，而不是一周内只进行一两次。 您还可能会发现，在实际应用中，传统的EM 流程已经不能满足超大结构仿真的需求。

我希望通过这篇文章，能够让您更进一步了解Virtuoso RF 解决方法之图形简化流程。 无论是在您的设计中处理一些无源器件，还是分析以前无法触及的结构，此功能都将显著提高电磁仿真的能力和吞吐量。 

相关资源

欲知更多Cadence电路设计相关的产品及服务，请访问www.cadence.com。

联系我们

如有任何意见反馈，或者与博客主题相关的建议，请邮件至custom_ic_blogs@cadence.com 。

关于Virtuoso Meets Maxwell

Virtuoso Meets Maxwell系列博客涵盖了与下一代芯片、 封装和电路板设计流程等相关的文章，着重介绍新开发及优化的设计流程，以确保设计师仍然是“设计师”，请持续关注！

请点击“订阅”，访问页面顶部的订阅框，填写您的邮箱地址，以定期接收 Virtuoso Meets Maxwell系列博客的最新推送。

Original Author: Kristin Fullerton

Translator: Lucy Luo