定制IC芯片设计 Blogs

”Virtuoso Meets Maxwell “是一系列旨在探讨 Virtuoso RF 和 Virtuoso MultiTech 现有及潜在功能的博客。Virtuoso又是如何与麦克斯韦方程组 (Maxwell) 联系上的呢?  当前版本的 Virtuoso 支持射频设计，设计工程师们使用麦克斯韦方程组，就能测量物理和辐射效应。该系列博客除了提供一些实用软件和增强功能的精辟见解外，还能通过播客的方式，与听众分享博主和专家们在使用 Virtuoso Packaging 各种工具时，所积累的经验和知识。我们的博客将隔周准时更新，并于周一准时上线！

虽然SiP Layout Option是封装设计最完整的解决方案之一，但是Virtuoso RF解决方案给designer提供了在Virtuoso平台实现封装版图设计的选择，并且其支持的功能还在持续增加。 这使得IC 和封装可以在同一个设计平台实现，并且 Virtuoso 用户可以在其熟悉的设计环境中进行封装版图设计。这种创新的协同设计环境不仅缩短了设计周期，也消除了手动对齐IC和封装时易出错的问题。 另外，因为Virtuoso 平台和SiP Layout 之间的互通性，设计人员可以根据自己需求自由切换设计平台。对于同一设计，为了便于设计师切换不同工具进行设计，必须确保大多数功能都同时适用于Virtuoso平台和SiP Layout。Cadence 一直致力开发一款流畅且用户友好的设计流程，到目为止，VRF在这个方向上进展还不错。

在此，我想介绍另一强大功能，它已存在 SiP Layout Option 中并且支持 Virtuoso RF 解决方案的封装设计，但是暂不适用于 Virtuoso IC 版图设计环境。

这个解决方案原本只存在于SiP Layout Option中，是封装版图设计中的一类有效解决方案。 金属形状可以是某种绘制的图形或者动态形状，绘制的图形用于布线和自定义图形并且这些图形通过静态方式放置，而动态形状类型很特殊。 试想一下连接到特定网络的金属平面被动态切断，以避免和其它任意不相关走线连通而造成的短路，这种情况也称为“voiding“。绘制图形不论手动还是使用布线工具进行布线，其放置位置均不变，而动态图形形状启用后只能保存于未占用的区域上。当然，设计必须完全遵循DRC规则。Virtuoso RF 解决方案也提供了这种完善的封装设计概念。

让我们演示一下：

在Virtuoso RF 解决方案中，您可以选择金属形状对应金属层的layer purpose为绘制图形（drawing）或动态图形（dynamic）。

在ICADVM18.1 ISR12之前，动态绘制的金属矩形看起来与绘制图形的一样，这可能会引起一些混淆和困惑。

但是从ICADVM18.1ISR12开始，不同点画模式将用于动态形状和绘制图形，这便于识别静态或动态图形。

假设我们将两者都连接net “gnd”。

可以通过此处金属形状的属性（手动）定义连接性，也可以通过形状重叠（XL自动连接）自动继承网络连接性。

如果任何除了“gnd“的网络完成布线且该网络与当前图中的矩形形状重叠，则会发生短路，并且被标注出来。

如果通过RF-Module 菜单触发“Void Dynamic Shapes“，动态图形的优势就会显而易见。用户可以一次void所有的动态图形，也可以仅void选定的动态图形。

动态图形释放了布线路径周围的区域（包含绘制图形的弯曲路径）。

Voiding 会使得所形成路径的DRC 直接clean。

与SiP Layout Option 不同，在 Virtuoso RF 解决方案中动态图形需要手动触发，而在SiP Layout 中动态图形会随着布线变化而自动变化。

接下来，让我们研究单个图形以了解它们之间的关系。派生出的 voided 区域作为一个新的图层并命名为  <orgLayer> _VOI。如下 M1 和 M1_VOID 示例，M1_VOID 表示布线路径的重叠区域（绘制的图形）以及 DRC 最小间距。M1动态图可以简单导出为 <drawing NOT void>。

Voiding 原理还可以应用于彼此重叠的多个不同网络的动态形状。如果相对于不同网络（例如“ gnd”或“ vdd”）的动态形状重叠在一起（，这将会是一个非常实际的场景。

在这种情况下，Virtuoso RF解决方案会通过名为“优先级“的OA属性来定义void顺序。换言之， 较高优先级的值所对应得形状会void较低优先级的值。如果是新生成（创建或复制）的图形形状，那么它相较于设计中已存在的所有动态形状优先级而言优先级要更低一级。

在下面的示例中，两个对应不同节点的动态矩形形状相互重叠。

通过SKILL函数 vrfSipGet（），可以检查选定图形形状的已给优先级：

1. 在版图上选择图形形状
2. 在CIW中运行 ：vrfSipGet（css（）“ priority”）

“gnd” 形状的优先级为 “-2”，“ vdd” 形状的优先级为 “-3”，高优先级的形状可以主导低优先级的。遵循此规则，“vdd”形状与 “gnd” 形状重叠的部分视为无效。

如果您想修改当前优先级，以更改void顺序，则可以通过以下SKILL API来提高或降低所选形状的优先级：

vrfLowerPriority（）-重新定义图形形状的优先级为当前最低优先级-1 ；

vrfRaisePriority（）- 将选定的形状优先级设为当前最高优先级+1；

让我们练习一下。

1.选择要修改的形状，这里我们选择“ vdd”形状（当前优先级为“ -3”）
2.在CIW中运行：vrfRaisePriority（css（））
3.在CIW中检查新的优先级：vrfSipGet（css（）“ priority”）

由于 “ -2”和“ -1” 已被其它形状占用，并且“ 0” 也不是有效值，因此优先级从“-3“ 更改为”1“。 重新触发Voiding, 我们会发现，正如预期那样，含有较低优先级值的”gnd” 形状会被void。

SiP Layout Option使用完全相同的原理来确定动态形状的voiding顺序，尽管在运行sip2oa或oa2sip（互操作性）时，优先级值未在SiP Layout Option和Virtuoso RF解决方案之间直接映射，但可以确保优先级的相对顺序不变。 Virtuoso RF解决方案中的voiding结果与SiP Layout Option中的voiding结果应该会相同。

最后，应该提到一个特殊但重要的示例。

可能需要将动态形状变成静态形状。在封装设计中，这种用法可以防止将数据发送到生产制造之前或之后发生意外修改。在SiP Layout Option中，可以通过将动态类型的形状更改为静态类型的形状来实现。

从ICADVM18.1 ISR13开始，Virtuoso RF解决方案将提供相同的功能。通过使用菜单“ RF Module–Convert Selected Dynamic Shapes”或SKILL API leConvertSelectedDynamicShapes，现在可以动态的、voided形状转换为合适的多边形形状，并保持连接性不变。

希望您能喜欢此博客内容，并且 Virtuoso RF 解决方案中的金属 voiding 方法，能帮助您提高动态目的封装设计。

相关资源

• Virtuoso RF Solution
• What’s New in Virtuoso (ICADVM18.1 Only)
• Virtuoso RF Solution Guide

欲知更多Cadence电路设计相关的产品及服务，请访问www.cadence.com。

Author: Kai Schiller

Translator: Lucy Luo

关于Virtuoso Meets Maxwell

Virtuoso Meets Maxwell系列博客涵盖了与下一代芯片、 封装和电路板设计流程等相关的文章，着重介绍新开发及优化的设计流程，以确保设计师仍然是“设计师”，请持续关注！

请点击“订阅”，访问页面顶部的订阅框，填写您的邮箱地址，以定期接收 Virtuoso Meets Maxwell系列博客的最新推送。