• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. 定制IC芯片设计
  3. Virtuoso: 新序曲—针对高频产品设计的Virtuoso RF解决方法
deeptig
deeptig

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
Chinese blog
Cadence blogs
Virtuoso Overture
ICADVM18.1
Virtuoso New Design Platform
VRF
Virtuoso Schematic XL
VMT
vsdp
RF design
Custom IC Design
Virtuoso Layout Suite XL

Virtuoso: 新序曲—针对高频产品设计的Virtuoso RF解决方法

12 Dec 2018 • Less than one minute read

新版的Virtuoso 平台(*ICADVM18.1)提供了突破性的分析功能和创新的仿真驱动版图设计,实现了更为强大,更为高效的设计,支持最先进的工艺技术。基于该解决方案,我们能够通过最先进的方法大幅度地提高生产效率,并且提供业内最全面的解决方案,能实现芯片,封装,模块和电路板间相互操作的流程。

每隔一段时间,任何一种新技术,一个旧问题以及一个想法都会引发一种创新。

狄恩卡门

最新发布的Advanced Methodology Virtuoso (ICADVM18.1) 引入了Virtuoso® RF 解决方法,用户可以利用新的封装设计功能在Virtuoso 内部生成模块,进行封装。

这种解决方法消除了长期以来IC设计和模块及封装设计,因使用不同设计工具所造成的问题。 Virtuoso RF 解决方案提供了集成的协同工作的控制平台,用户可通过以下方式来协调编辑,从IC 到模板以及封装整个过程中的不同部分:

  •  支持多种IC 和封装技术
  • 原理图驱动的设计流程用于封装或者RF模块设计
  • 内置的版图与原理图(LVS)功能保证了设计的正确性
  • Off-Chip(片下/外)版图编辑功能,如任意角度及布线摆放设备,弯曲连接线和空隙
  • 能够上下文查看和编辑IC 及封装版图,集成电磁解决器(MoM 和 FEM),给仿真器提供了精准且逼真的模型。

此外,该方案拉近了Virtuoso 平台 与Allegro平台间的距离,用户不仅可以从这统一的平台中获益,同时也保持了这两个平台各自的效率。

                                                                                            Virtuoso RF Solution

IC/模块/封装/电路板设计的挑战

传统意义上的IC 和封装设计,是由两个完全不同的团队使用其工具独立完成。 然而,随着5G通信及汽车行业的复杂设计,再加之市场激烈的竞争压力,传统的设计流程常常会导致错误设计及功能不匹配,并被生产投入市场。

                                                          

Current Module Assemble Stackup

为了克服一些工具的限制,用户可以创建设计流程, 创建子集模型并手动将模型转接到系统原理图中。 然而当需要在同一模板上集成多种IC技术(如CMOS,SiGe, GaAs,GaN, InP 等)及滤波技术(如SAW 和BAW)时,用户自建的解决方案就不可以使用。 Virtuoso RF解决方案可以解决这些挑战,并且支持多工艺驱动技术的解决方案。 这种强大的解决方案将Virtuoso 原理连接驱动版图功能延伸至RF模块和封装设计上,允许用户选择版图的关键子集, 以用于精确提取,并且能自动将模型拼接至标准原理图(golden schematic)。

                                                             

Schematic-Connectivity-Driven Layout Design

内置的Layout Versus Abstract (LVA)与协同设计功能,确保从封装球至IC凸点/支柱,及IC版图内部始终保持连接。为了精确考虑设计性能的高频反应,使用EM工具进行精确提取是必要的。然而使用EM工具增加了数据转换的复杂性,从而进一步加大了维护和扩展自建原理图-版图-提取这一设计流程的难度。 最终,也就无法保证你在自建设计流程中所进行的仿真是你所需要实行的仿真(WYSIWYSI)!

                                                                              

Interactions Across Multiple EDA Tools

为了解决这一问题,Virtuoso RF解决方案可通过设计环境中紧密集成电磁解算器。 EM解算可以在Virtuoso Layout 中直接运行,而不需要再生成一个EM版图。此外,生成的S参数可自动插入至寄生参数提取视图, 确保golden schematic 与版图不受干扰。


Integrated EM Tools Providing Layered and Stacked EM Analysis Capability

这种解决方法鼓励用户进行更多的跨领域协同合作,设计人员们只需要专注于产品创新,而不是数据转换的细节。它也鼓励设计师们注重产品设计,而不是花时间在跨多种工具的数据转换上。

Virtuoso RF 解决方案是下一时代产品设计的设计流程。听起来是不是很振奋人心? 请继续关注我们发布的Virtuoso 高阶工艺节点和方法ICADVM18.1.

相关资源

Virtuoso RF Solution

更多关于Cadence 电路设计产品及服务信息,请访问 www.cadence.com.

联系我们

想要了解 Virtuoso 设计平台的最新消息或者您对这个博客所涵盖的产品功能,有任何疑问及反馈,请联系 team_virtuoso@cadence.com.

如果您需要接收即将推出的Virtuoso 高工艺节点和高级方法学版本的最新消息,请于页面顶部“Subscriptions”处输入您的邮箱ID ,赶快点击“立即订阅”。

作者:Sutirtha Kabir,Deepti Mishra Gupta (Virtuoso 团队)

© 2025 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Privacy
  • Cookie Policy
  • US Trademarks
  • Do Not Sell or Share My Personal Information