Virtuosity: カスタムIC設計フロー／手法 – 回路図のキャプチャと回路シミュレーション

カスタム／ミックスドシグナル設計における現在の課題は、高速でシリコン精度の高い手法を持つことです。このブログ・シリーズでは、カスタムICの設計フローと手法の段階についてご紹介します。この手法は、設計プロセスを通じてスピードとシリコン精度を最大化することで、これらのIC設計の作成における予測可能性という主要な課題に直接対処します。また、この手法は、アナログ、カスタム・デジタル、RFの主要な設計領域をカバーし、デジタル・スタンダードセル・ブロックとの統合をサポートします。

設計フローの段階

下図は、カスタムIC設計手法における5つの主要な設計段階と、各段階で使用されるツールを示しています。このブログでは Schematic Capture and Circuit Simulation（回路図のキャプチャと回路シミュレーション）段階についてご説明します。

回路図のキャプチャ

Schematic Capture and Circuit Simulation段階は、回路設計の最初の段階です。この段階では、プリレイアウトの回路シミュレーションを行います。下記のサンプル・ホールド（S/H）ADC設計と同様にADE Explorer/ADE Assemblerの回路図テストベンチをセットアップし、ミックスドシグナル・シミュレーションを行い、HDLレベルの初期ブロックによるアナログブロックの基本動作を解析します。その後、詳細な回路設計と解析を行い、ブロックの基本的な機能をトランジスタレベルで検証します。これは、HDLシミュレーションのために開発したテストベンチを使用して、アナログブロックの性能仕様を解析するものです。

シミュレーション結果の確認 - ViVA XL Waveforms

ViVA XL Analysisウィンドウは、トランジスタレベルの回路図波形とHDLシミュレーションの比較を表示します。ここで議論しているサンプル・ホールド（S/H）ADC設計に対して、ViVA XL Analysisの波形から、HDLベースのシミュレーションとトランジスタレベルのシミュレーションによるS/H出力波形は非常に近いと推定されます。

ADE Assemblerで結果を確認

ViVA XL Analysisシミュレーションを実行した後、Process、Voltage、Temperature（PVT）が変動するコーナーについてシミュレーションを実行し、ワーストケースコーナーを特定します。このテストベンチの場合、ワーストケースコーナーはSlow-Fast（SF）コーナーです。今回のテストベンチの測定式について説明すると、シミュレーションから求めたAcquisition time（Tacq）は5.566nsであり、これは以下のADE Assembler maestroのテストベンチのResultsタブにもハイライト表示されています。この式で満たすべき仕様基準は<4nsです。

ADEでの回路最適化

次に、下図のように、このワーストケースコーナーをLocal Optimizationという手法で最適化し、すべての性能パラメータを指定された範囲内に収めます。AcquisitionパラメータであるTacqの最適化された値は、ワーストケースコーナーでも3.352nsになったことが分かります。

ワーストコーナーの最適化が達成された後、最終のコーナー解析が行われます。最終のコーナー解析では、前のステップで得られた最適化されたDesign Variableの値を用いて、次の設計サイクルで使用する部品の値を確認し、性能パラメータが規定の範囲内であることを最終確認します。

カスタムIC設計フローをお試しいただくには、 Cadence Learning and Support のウェブサイトから一連のRAKをダウンロードすることができます。このRAKシリーズでは、Custom IC Design Flow and Methodologyの各段階を詳細に説明し、そのステップを試すのに役立つダウンロード可能なテストデータベースでサポートしています。このRAKシリーズは、設計フローの紹介から始まり、サンプル・ホールドADCブロックの回路図とレイアウト設計、そしてプリレイアウト・シミュレーションのセットアップと実行を行います。その後、トップレベルのFlash ADCデザイン内の個々のブロックに対して抽出を行い、最終的にポストレイアウト・シミュレーション解析を行い、プリレイアウトとポストレイアウトの結果が一致し、仕様に適合していることを確認します。最終的にGDSII (Graphic Database System II) ファイルが作成され、これをファウンドリに送ってチップの製造／生産を行うことができます。RAKの各ステージは独立して実行することもできますし、フロー全体を通して作業することもできます。

カスタムIC設計フローの次の設計段階である、Circuit Layout Designについては、次回のブログで詳しくご紹介します。

ケイデンスのカスタムIC回路設計製品およびサービスの詳細については、www.cadence.com をご覧ください。

関連リソース

	Rapid Adoption Kit	Custom IC Design Flow/Methodology Custom IC Design Flow/Methodology: Schematic Capture & Circuit Simulation（英語版／日本語版）
	User Guides	Virtuoso Schematic Editor User Guide Virtuoso ADE Explorer User Guide Virtuoso ADE Assembler User Guide Spectre Classic Simulator, Spectre APS, Spectre X, and Spectre XPS User Guide Spectre AMS Designer and Xcelium Simulator Mixed-Signal User Guide
	Application Notes	Circuit Optimization（英語版／日本語版）
	Blogs	Virtuosity: Custom IC Design Flow/Methodology – Introduction（英語版／日本語版）
	日本語ページ	Schematic 日本語ページ Analog Design Environment 日本語資料 SPECTRE 日本語資料 AMS Designer 日本語資料

お問い合わせ

ご質問や一般的なフィードバック、または今後のブログ・トピックのご提案は、日本ケイデンス フィールド・マーケティング部 cdsj_info@cadence.com までメールでお問い合わせください。

Happy reading, and stay safe!

Ashish Patni, Harsh Gupta
Translator: Naoto Hasegawa

Virtuosityとは

Virtuosity は、あまり知られていない、だけれども、とても便利なソフトウェアやドキュメントの改善、Virtuosoのエキサイティングな新機能に光を当てる、最も多く閲覧され、評価されてきたブログ・シリーズです。私たちはいま、引き続きこのシリーズのスコープを拡張しています。従来からのブロガーやエキスパートによる情報発信に加え、Virtuosoに関連するトピックを広く網羅することで新次元の情報を提供します。そしてさらに、それらを発展させていきます。 

カスタムIC／ミックスシグナル Blogs 無料定期購読のご案内 

新規ブログが公開された際に通知を受け取る方法を、こちらにてご案内しています。是非ご登録ください。