• Home
  • :
  • Community
  • :
  • Blogs
  • :
  • カスタムIC/ミックスシグナル
  • :
  • Virtuosity: Voltus-Fi-XLでのWhat-Ifメカニズムの解読

カスタムIC/ミックスシグナル Blogs

Custom IC Japan
Custom IC Japan
20 Jan 2021
Subscriptions

Get email delivery of the Cadence blog featured here

  • All Blog Categories
  • Breakfast Bytes
  • Cadence Academic Network
  • Cadence Support
  • Custom IC Design
  • カスタムIC/ミックスシグナル
  • 定制IC芯片设计
  • Digital Implementation
  • Functional Verification
  • IC Packaging and SiP Design
  • Life at Cadence
  • The India Circuit
  • Mixed-Signal Design
  • PCB Design
  • PCB設計/ICパッケージ設計
  • PCB、IC封装:设计与仿真分析
  • PCB解析/ICパッケージ解析
  • RF Design
  • RF /マイクロ波設計
  • Signal and Power Integrity (PCB/IC Packaging)
  • Silicon Signoff
  • Spotlight Taiwan
  • System Design and Verification
  • Tensilica and Design IP
  • Whiteboard Wednesdays
  • Archive
    • Cadence on the Beat
    • Industry Insights
    • Logic Design
    • Low Power
    • The Design Chronicles

Virtuosity: Voltus-Fi-XLでのWhat-Ifメカニズムの解読

 ‘What if?’ は、仮想的なシナリオに有益な考えを誘導することを目的とした、小さいながらも強力な質問です。実際、それは私たちの想像力を飛躍させ、潜在的な出来事の理解を高め、それを生き生きとさせる方法になる可能性があります。パワー・インテグリティ・ツールVoltus-Fi Custom Power Integrity Solutionにそのような能力が与えられたらどうなりますか? 言い換えれば、デザインの潜在的な変更を予測し、その影響を事前に解析できるとしたらどうでしょうか? きっとあなたの人生はもっと楽だったのではないでしょうか?

グッド・ニュースとして、Voltus-Fi Custom Power Integrity Solution XLにはその能力があります。‘What-If or ECO analysis’ 機能を使用すると、レイアウトの潜在的な変更の影響を解析できます。これは、Engineering Change Order (ECO) 変更としても知られています。デザインでIRドロップおよびEM違反を修正するために、これらのECO変更について知る必要があります。しかしながら、これらの変更を元のレイアウトに実装し、Detailed Standard Parasitic Format (DSPF) ファイルを再抽出する必要はありません。特定のネットにピン、抵抗、ビアが追加された場合にどうなるか、または、ピンや抵抗、ビアがネットから削除された場合にどうなるかなど、潜在的なレイアウト変更の影響を簡単に解析できます。

この機能はVoltus-Fi Custom Power Integrity Solution XLに非常に長い間存在していましたが、この投稿では、その可用性とそれから得られるメリットに注意を向けようとしています。

注目すべき特徴と利点

What-If解析が高度なデバッグ手法であるという事実が、それ自体を物語っています。これに加えて、機能のいくつかの注目すべき特徴は以下の通りです:

  • 複数のインクリメンタルWhat-If解析を実行できます。インクリメンタル ‘itereco’ メソッド解析では、以前の通常の ‘iterated’ メソッドEMIR解析のシミュレーション結果が再利用されるため、時間と労力を節約できます。
  • この機能を使用して、ピン、抵抗、ビアを追加または削除することでレイアウトを変更できます。デザイン・ルール・チェック (DRC) を実行し、Annotation Browserとレイアウト上で、潜在的なデザイン・ルール違反 (DRV) を表示できます。したがって、柔軟性、時間の節約、およびより正確な最終検証の利点を完全に実現でき、反復回数が少なくて済みます。

機能の仕組み

What-If解析は、EMIR解析の2つのフロー: 通常の‘iterated’ メソッドとインクリメンタル ‘itereco’ メソッドでサポートされます。フローは以下のステップで構成されます:

  1. What-If変更またはECOコマンドがVoltus-Fi Custom Power Integrity Solution XL GUIで指定され、ECOファイルが生成されます。ECOファイルがEMIRコントロール・ファイルにインクルードされます。
  2. 指定されたWhat-If変更とともに、Spectreシミュレータを使用してシミュレーションが実行されます。
  3. シミュレーション結果ファイルがIR/EM Resultsフォームに読み込まれます。このファイルは、What-If変更が適用されたネットに関する情報だけを含みます。
  4. IR/EMプロットは、シミュレーションで行われたWhat-If変更に従って生成されます。

ここで、What-If解析機能がどのように動作するかを簡単に説明します。下図では、Voltus-Fi Custom Power Integrity Solution XL GUIで ‘delete_res’ ECOコマンドが指定されています。What-If解析が実行され、指定された抵抗が削除された後、Annotation BrowserでDRC違反を表示できます。

‘What if?’ は、これまで私の一番のお気に入りの秘密の質問でした。しかし、現在はVoltus-Fi Custom Power Integrity Solution XLのWhat-If解析を使用しているため、潜在的な設計変更の懸念に関連する私の作業に関する限り、この質問は回答済みとなりました。あなたもそれを使用して答えを見つけることができるはずです。

また、もし未だお読みでないようでしたら、前のブログVirtuosity: The Debut of the Virtuoso EMIR Analysis Flow for DSPF (日本語版はこちら) を参照されることを強くお勧めします。そこでは、Virtuoso環境に完全にとどまりながら、DSPFファイルでEMIR解析を実行する方法を説明しています。

Happy reading, and stay safe!

- Pallabi Roy 

Translator: Yoko Watanabe

関連リソース

 Product Manual Voltus-Fi Custom Power Integrity Solution XL User Guide
 Video Performing What-If Analysis using Voltus-Fi
日本語資料 Flow/SKILL各種資料

Voltus-Fi Custom Power Integrity Solutionに関する詳細は、www.cadence.comをご参照ください。

お問い合わせ

ご質問や一般的なフィードバック、または今後のブログ・トピックのご提案は、日本ケイデンス フィールド・マーケティング部 cdsj_info@cadence.com までメールでお問い合わせください。

Virtuosityについて

Virtuosityは、長い間にわたり最も閲覧され、評価されてきたブログ・シリーズです。このシリーズは、あまり知られていないものの、非常に便利なソフトウェアやドキュメントの改善を前面に出し、Virtuosoのエキサイティングな新製品にも光を当てています。従来からのブロガーやエキスパートによる情報発信に加え、Virtuosoに関連するトピックを広く網羅することで新次元の情報を提供し、そしてさらにそれらを発展させていきます。最新のVirtuosityの投稿に関する通知を受け取るには、Subscribeをクリックしてページ上部にあるSubscriptionsボックスにアクセスし、Emailアドレスを入力してSUBSCRIBE NOWをクリックしてください。Subscription 設定手順の詳細は、Article (20493886) Title: 日本語ブログ「カスタムIC/ミックスシグナル Blogs」 Subscription 設定手順 をご参照ください。

Tags:
  • EMIR Analysis |
  • debug |
  • Voltus-Fi-XL |
  • what-if analysis |
  • Virtuoso |
  • Virtuosity |
  • ICADVM20.1 |
  • japanese blog |
  • Custom IC Design |
  • IC6.1.8 |
  • EMIR |

Share Your Comment

Post (Login required)