Virtuoso Meets Maxwell: Custom Passive Device Authoring – パート 2 (LVS)

'Virtuoso Meets Maxwell'はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

Custom Passive Device Authoring (CPDA) に関する2回目のブログへようこそ。RF設計者は、インダクタやトランスなどの受動素子がRF IC設計において特別な課題となることを知っています。デザインフロー全体のある部分では、受動素子を他のデバイスと同様に扱う必要があります。例えば、回路シミュレーション用のデバイスモデルが必要な場合、EMX Designer を使用してそれを抽出することができます。しかしながら、多くの物理的影響によって、Metal10 で構成されたインダクタは他のMetal10で引かれた配線に作用します。物理学上の法則ではメタル図形をデバイスとして定義するか信号配線として定義するかによって左右されません。例えば、メタルデバイスは隣接するネットとの電磁結合により、エレクトロマイグレーションの影響を受ける可能性があります。Virtuoso Meets Maxwell ブログの1つでは、インダクタが常に隔離されたデバイスとしてキャラクタライズされているわけではないことが既に強調されています。

事実、このトピックにはさらに別の側面があります。Metal10のフォトマスクでは、メタルの形状がデバイスの一部であるか信号配線の一部であるかの違いはありません。フォトマスクの製造に使用されるgdsフォーマット上では、Metal10が単に存在しているだけです。とはいえ、最先端のEDAフローの多くは、デバイスと信号配線を区別しています。ICレイアウト上で実行されるEDAツールでは、どのメタル図形がデバイスの一部で、どの図形が信号配線の一部であるかを識別する必要があります。PDKデバイスの場合、この目的のためにマーカー図形が使用されます。

ファウンドリが提供するPDKの一部ではなく、ユーザー定義のカスタムデバイスを使用する場合、隔離されたデバイスとしてキャラクタライズされていないインダクタの扱いがとても重要になります。

デバイスと信号配線間の区別に強く基づいているフローの1つは、寄生抽出 (PEX) フローのLVSです。LVSはレイアウトデバイスとそれらがどのように接続されているかを抽出します。 そこから、寄生のないレイアウトのネットリストが生成されます。最終的なサインオフには、GDSデータを入力として使用することを強くお勧めします。信号配線の寄生を抽出するには、Quantus などの寄生抽出ツールが使用されます。LVS-PEXフローでカスタム受動素子を正しく処理するには、マーカー図形を追加する必要があります。 これらのマーカー図形に基づいて、CPDAはデバイスを明確に識別し、デバイス認識記号を作成します。

CPDAに関する最初のブログでは、マーカー図形の自動生成について説明しています。 この2回目のブログでは、デザインにおいてカスタムの受動素子が使用されている場合に LVS-PEX フローを自動化する方法を見てみましょう。図1に、CPDAの全体的なフローを再掲します。

図 1: Custom Passive Device Authoring フロー

マーカー図形の生成後、Generate Device Signature 機能により、トップレベルでのLVS 用にカスタムデバイスへ含める必要があるすべての追加データが作成されます。ネットリスティングには、auCdl viewと CDLのCDF設定に加え、主に PVS または PegasusによるDevice Signatureの生成が含まれます。図2 は、Virtuoso Electromagnetic Solver Assistant からDevice Signatureを生成する方法を示しています。

図 2: CPDA によるDevice Signatureの生成

このCPDAフローのステップでは、PVS または PegasusによるDevice Signature Generatorをバッチモードで実行します。テクノロジー固有の情報は、ユーザー定義のASCIIファイルである devicesMap.txt から取得されます。Device Signatureは、デバイスに対するLVSのために表現されたもので、すべてのデバイス図形のパターンを署名文字列に保存します。トップレベルのLVS中に、Pegasusはレイアウト内に存在する図形とデバイス固有の署名に保存されている形状を比較します。これは一種のパターンマッチのアプローチです。レイアウト内の図形がDevice Signatureに保存されている図形と一致する場合、LVSは一致と識別します。図形が異なる場合、Pegasus LVS はmalformed deviceをレポートします。 図3は、そのような署名ファイルの例を示しています。

図 3: Device Signatureファイルの例

Device Signature生成の詳細については、『Cadence Pegasus User Guide』の「Device Signature Generator」の章を参照してください。デザイン内で無制限のカスタム受動素子をサポートする為、Pegasus用のユニークなラベルと小さなアドオンルールファイルが必要となり、これらは自動生成されます。

図4に示すように、Device Signature (dev_signature) とアドオンルールファイル (ext_rule) はカスタムデバイスのライブラリに保存されます。

図4: ライブラリに格納されたDevice Signature (dev_signature) と Pegasus アドオンルールファイル (ext_rule)

このステップの後、新しいカスタムデバイスは完全にキャラクタライズされ、設計で使用できるようになります。

トップレベルLVSの場合、Pegasus pre-trigger機能はカスタムデバイスのデザインをスキャンし、Device SignatureとアドオンルールファイルをPegasus LVSのルールファイルのリストに追加します (図 5 を参照)。

図 5: カスタム受動素子用のDevice Signatureを使用するトップレベルのPegasus LVS

これで、トップレベルのLVSとQuantusの寄生抽出を通常どおり実行できるようになりました。

よって、CPDAフローを実行し、Device Signatureを作成した後はカスタム受動素子を標準のPDKデバイスと同様に使用できるようになります。Pegasus LVS とそれに続くQuantusの寄生抽出は、これらのデバイスを適切に対応します。

これら2回にわたったCPDAブログでは、面倒な手作業を排除し、設計効率を高めるため、LVSフローの自動化に焦点を当てました。CPDAのさらなる利点は、今日の物理サインオフフローに依然として存在する検証のギャップを埋めることです。 このトピックの詳細については、別のブログで取り上げます。

カスタム受動素子やその他のRF設計の課題、およびVirtuoso RFソリューションの高度なフローが設計者の課題解決にどのように役立つかにご注目ください。今後も Virtuoso Meets Maxwellブログに乞うご期待。

Claudia Roesch
Translator: Osamu Chiba

関連リソース

	Datasheet	Virtuoso RF Solution Virtuoso Heterogeneous Integration
	Product Manual	Virtuoso MultiTech Framework User Guide Virtuoso RF Solution Guide Virtuoso Electromagnetic Solver Assistant User Guide
	Free Trials	Virtuoso RF Solution - Module Layout with Edit-in-Concert Virtuoso RF Solution - EM Analysis Virtuoso RF Solution - Physical Implementation Flows

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報はwww.cadence.comをご参照ください。

お問い合わせ

ご質問や一般的なフィードバック、または今後のブログ・トピックのご提案は、日本ケイデンス フィールド・マーケティング部 cdsj_info@cadence.com までメールでお問い合わせください。

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください！ 

カスタムIC／ミックスシグナル Blogs 無料定期購読のご案内

新規ブログが公開された際に通知を受け取る方法を、こちらにてご案内しています。是非ご登録ください。