Virtuoso Meets Maxwell: Virtuoso RF Solutionのクイックスタート

'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

モジュール設計のヘテロジニアス・インテグレーションへの移行は、PCBスタイルのフローとメソドロジから、ICスタイルのフローへの移行を意味します。マルチダイパッケージのクロスファブリック設計および検証方法は、高度なモジュール設計フローでは不可欠になっています。Cadenceはこの移行を主導し、先導する独自の立場にいます。5G、自動車、IoTアプリケーションによって推進され、急速に成長する市場の課題に対処するために、Cadenceは広く使用されているVirtuoso Design EnvironmentをMultiTech Frameworkに強化しました。

Virtuoso MultiTech Frameworkは、IC設計者にすでに馴染みのあるツールとメソドロジを、モジュール空間に拡張します。これにより、Virtuosoでの回路図ドリブンのICパッケージ、協調設計、および協調検証のさまざまなフローが可能になります。複数の電磁界ソルバをシームレスに統合することで、アプリケーションに最適なエンジンを選択し、クロスファブリックでEM抽出を実行し、さまざまなソルバからの結果を自動的にゴールデンの回路図につなぎこんで戻すことができます。

さらに、Virtuoso MultiTech Frameworkでは、パッケージレイアウトの編集にVirtuoso Layout SuiteまたはSiP Layout Optionのいずれかを選択できます。新しいVirtuoso Allegro SiP Layoutの実装フロー、およびその他の関連トピックは、このシリーズの以前のブログ(英語版／日本語版)で取り上げられています。

このトピックの幅広い技術的範囲、および関連する多くの異なるツールとフローを考慮して、Cadenceは包括的なRapid Adoption Kit （RAK）で、これらの新しいメソドロジと強化された機能を紹介することを開始しました。RAKは、Virtuoso System Design　Platformで利用できる機能が増えるにつれて進化します。RAKの継続的なアップデートは、Cadence Online Support （COS）で利用可能になり、モジュール設計のためのより効率的なメソドロジの探索をガイドします。

ICADVM18.1 ISR13で公開された最初のRAK (英語版／日本語版)には、Virtuoso MultiTech Frameworkに基づくソリューションにすべてが組み合わされた、様々なサブフローとサブソリューションに対応する、複数の自己完結型の演習が含まれています。

RAKのすべてのチャプターは、8層のラミネートパッケージで組み上げられたRFフロントエンドモジュールの設計データベースに基づいています。データベースは、異なるgeneric Cadence technologies (g-PDK)で設計されたLNA、PMIC、およびPAモジュールで構成されています。PAモジュールには、フリップチップMMIC ICが含まれています。LNAとPMICはワイヤーボンドICです。Package-on-Packageデザインの実装は、Virtuoso RF Solutionで完全にサポートされています。このシステム設計に基づいて、RAKでは一般的なシステム設計フローの課題と調和について調査し、これらの課題に最適に対処するためのさまざまなソリューションを紹介します。

デザインの実装と解析フローの中心となるのは、物理的なレイアウトの実装と検証、ファブリック間の寄生および電磁界抽出、およびレイアウト後のシステムシミュレーションと最適化の元となるゴールデンのシステムレベルの回路図です。

最初のバージョンのRAKは、Virtuoso RFモジュールの実装とVirtuoso SiPの実装フローに焦点を当てています。

モジュール1: パッケージ回路図の作成とプリレイアウトシミュレーションの実行

• 複数のダイ、Surface-Mounted-Devices （SMD）、および組み込みパッケージコンポーネントを使用したパッケージ回路図を生成する。
• Virtuoso ADE Product SuiteとSpectre Simulation Platform/Spectre RF Optionを使用したシステムレベルのプリレイアウトシミュレーションを実行する。

モジュール2: Virtuoso RF モジュール実装フロー

• Generate From SourceとComponent Placementを使用して、Virtuoso Layoutでパッケージレイアウトを編集する。
• ボンドガイド、ボンドフィンガー、およびボンドワイヤを生成することにより、ICフットプリントのワイヤボンディングを実行する。ボンドワイヤプロファイルは、Virtuoso technologyファイルに保存される。
• Push and Shoveとダイナミックボイドでのインタラクティブなパッケージレベルの配線を実行する。
• Edit-in-Concert、Layout-vs-Abstract検証、およびIOパッド位置の修正を実行する。

モジュール3: Virtuoso Allegro SiP 実装フロー

• Virtuoso schematicとSiP Layout Optionの緊密な統合。Virtuoso schematicからSiP Layout Optionでパッケージレイアウト編集を駆動する。
• Virtuoso schematicから直接SiP Layout Optionを起動する。
• Virtuoso schematicに基づいて初期レイアウトを作成するために、SiP Layout OptionのGeneration From Sourceを実行する。
• Virtuoso schematicと比較するために、SiP Layout OptionのCheck Against Sourceを使用する。
• Virtuoso schematicからSiP Layoutに変更を伝えるために、SiP Layout OptionのUpdate Component and Netsを使用する。

Virtuoso RF Solutionのエキサイティングな旅を語り続ける、Virtuoso Meets Maxwellシリーズの今後のブログにご期待ください。

Claudia Roesch

Translator: Chieto Murayama

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください！

最新のVirtuoso Meets Maxwellの投稿に関する通知を受け取るにはSubscribeにアクセスしemailアドレスを入力してSUBSCRIBE NOWをクリックしてください。Subscription 設定手順の詳細は、Article (20493886) Title: 日本語ブログ「カスタムIC／ミックスシグナル Blogs」 Subscription 設定手順 をご参照ください。

関連資料

• Virtuoso RF Solution
• Virtuoso MultiTech Framework Guide
• Virtuoso RF Solution Guide
• What’s New in Virtuoso

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報はwww.cadence.comをご参照ください。