ASCENT: PCB部品の電気的ストレス、劣化、不具合を分析する

部品の熱、ジュール熱、ヒートシンク…ボード上の何百ものデバイスについて、さまざまな動作条件でのストレスをチェックするというアイデアは、あなたがコーヒーブレイクをとれるための役に立ちそうですか？

• ¼ワットの抵抗器が1/3ワットを消費していないか？
• 50Vコンデンサが、100ボルトの一定のスパイクに悩まされていないか？
• 100オーム抵抗の抵抗値は60度の温度においては115オームに変化するか？
• 1ワットBJTの電力処理能力が、より高い温度においては0.75ワットまで低下するのではないか？
• 500Vで絶縁破壊するトランスが、1000Vスパイクの負荷をコンスタントに受ける状況にないか？

数千の部品、設計の複雑化、デバイス不具合、デジタル・アナログ・RF・メカニカル要素が混在するPCB、入手が困難なIC・FPGA・半導体向けシミュレーションモデル、まだまだ挙げられるたくさんの課題…それが今日のエレクトロニックデザインの現実です。また、複雑なミックスシグナル設計では、シミュレーションに多くの時間がかかることも忘れてはいけません。

…オーケイ。一度深呼吸しましょう。モデルを必要としないソリューションがあるとしたらどうでしょうか？デバイスのストレスを分析するのに、モデルがいらないのです。このソリューションには、関連する回路のコンテキストでストレスのかかったコンポーネントをデバッグ、分析、および修正する機能もあります。熱解析について知りたいですか？簡単です。データシートから得られるおおよその値を入力する代わりに、デバイスの実際の自己発熱値を任意のサーマルツールに送信し、デバイスの消費電力を自動的に反映することができます。さらに、このソリューションはデザインにおける問題を分析してほぼ瞬時に報告し、読みやすいユーザーインターフェイスに表示します。

PCBデザインを自動で小さな自己完結型回路に分割し、自動シミュレーションすることにより、デジタル、アナログ、RF、およびミックスシグナルのシステム全体が解析されます。それはとてもシンプルです。また、精度を高めるためにElectrical Stress Settingsダイアログから独自のモデルを割り当てることが可能です。

メリット、ですか？ 回路図の整合性とコンポーネントの電気的ストレスについて、即時にレポートを得ることができ、さらに、クロスプロービング、デバイスサブタイプの自動分類、チェック結果の直感的な把握、モデルの割り当て、および結果のフィルタリングが可能なことです！

回路設計のエラーをコンポーネントのパラメーターとルールに基づいて検出することで、設計時間を短縮し、設計の信頼性を高めます。Schematic Audit ダイアログと Electrical Stress Settings ダイアログを使用することで、必要なパラメーターを簡単に変更し、実行したいルールの指示を行うことができます。

そして、あなたのデータもこの機能でカバーされています。デザインの信頼性分析は、Allegro® System Capture、OrCAD® Capture、およびDesign Entry HDLのデザインに対して実行できます。何かを待つ理由はありますか？Design Integrityを使用し、回路図の整合性チェックを実行して、部品の使用状況、特性値、極性、ネットトポロジー、接続極性など諸々の観点から、回路が正しいことを確認してみましょう。更に、推定的なシミュレーションによる電気的オーバーストレスの試算も行えます。

このブログのパート2では、シングルネット、電圧定義のない電源ネット、差動ペアにおけるネット極性の不一致など、チェックできるルールのいくつかについて説明します。

この記事に関するお問い合わせは、cdsj_info@cadence.com までお願いいたします。

Author: Auromala

Translator: Ikue Yoshizaki

このブログの英語版はこちらより