PCB設計／ICパッケージ設計 Blogs

クロストークとは”アグレッサー”ネットから”ビクティム”ネットへの不要な信号の転送であり、PCB設計で生じる可能性のあるシグナルインテグリティ（SI）問題の中でも主要なものの1つです。クロストークを可能な限り低減することは、PCB設計にとって常に重要です。多くの場合、専用ツールを使用したクロストーク解析の実行には、専門知識が求められ、またドライバー／レシーバーモデルの詳細についての理解も必要とされる、時間の掛かる作業となります。

Allegro® In-Design Analysis (IDA) クロストーク ワークフローを用いることで、PCB 設計者は PCB キャンバスで直接 IBIS モデルを使用してクロストーク シミュレーションを実行し、クロストークの問題を診断して、すばやく修正することができます。

クロストークの問題は、デザインのトレース形状、またはリターンパスの問題が原因で発生する可能性があります。 これらの問題はいずれも、クロストークワークフローを使用して診断ができます。クロストークシミュレーションは、Sigrity hybrid solverを使用して実行されます。ドライバーとレシーバーのIBISモデルを指定するか、提供されているデフォルトモデルを使用できます。シミュレータは、ローまたはハイに保持されたビクティムと、アグレッサーをスイッチングさせた全ての組み合わせを調べて、ワーストケースを特定します。

次の例にあるように、各ビクティムネットのミリボルト（mV）単位のクロストーク量はテーブルに示されます。 ワーストケースネットに対し、各アグレッサーネットが寄与しているクロストークの量を確認するためにより詳細なシミュレーションを行うこともできます。 最大のアグレッサーを特定することにより、クロストークの削減において最大の効果をもたらす、最小の変更を特定します。以下のケースの場合、BL_SINK2ネットをビクティムから遠ざけると、クロストークの低減に最大の効果があります。結果をスプレッドシートにエクスポートできるので、Allegroレイアウトエディタの外部との情報共有も簡単です。

Allegro IDA クロストークワークフローは、通常は解析エンジニアが扱う専用ツールでしか行えなかったような複雑な検証を請け負い、これをPCB設計者の手に委ねることで、PCB設計者が設計作業中に問題を直接解決できるようにします。

こちらをクリックして、クロストークワークフローの短いデモをご覧ください。

ご興味があればこちらのリンクもご参照ください：

• Ericsson Meets DDR and PCIe Specs While Avoiding Crosstalk: どのようにしてクロストークを回避しながらDDRおよびPCIe仕様に適合するよう設計を検証したかに関する、エキスパートによる洞察  *英語ビデオ
• Sigrity Aurora:プリレイアウト、設計中、およびポストレイアウトのPCB設計向けのトラディショナルなシグナル/パワーインテグリティ（SI / PI）解析
• Allegro Right First-Time Design: 間違いを最初から回避し、すべてにおいてリアルタイムで正しさを保ちながら設計を進めるための創造的な方法  ( － ただ間違いを見つけるための旧来の方法、例えば問題箇所の強調表示、3Dデータでの更新の確認、DFMの問題点へのマーク表示、等に変わるもの)　 *英語ページ

この記事に関するお問合せは、cdsj_info@cadence.comまでお願いいたします。

 Author: Shirin Farrahi
Translator: Norikazu Takada

このブログの英語版はこちらより