PCB設計／ICパッケージ設計 Blogs

すべての配線信号トレースを解析せずにプリント基板(PCB)を製造したことがありますか?ほとんどの設計者は「はい、いつも」と言うでしょう。トレースの幅と間隔はコンストレイントによって設定されており、多くの設計者は、これらのコンストレイントが設計に必要なマージン内のインピーダンス値に収まることを確認する時間がありません。基板上の高速トレースは最も慎重にレイアウトされていますが、残りのトレースは、ルーティング後に検査なしで製造に送られることがよくあります。

Sigrity ハイブリッド ソルバーを搭載したAllegro® In-Design Impedance Workflowを使用すれば、レイアウト 後に基板全体を迅速かつ簡単に解析できるため、損失を生むレイアウトミスを回避し、基板の再スピンやプロジェクトの遅延を防ぐことができます。Allegro® PCB Editorを使用しているユーザーは、Workflow Managerを介してこの解析を実行し、Allegro PCB Editorキャンバスで直接インピーダンス結果を表示することができます。完全な断面ジオメトリは、ネット内の各ネットおよびセグメントの特性インピーダンス、遅延、RLC 値を持つテーブルに表示される正確なインピーダンス結果を計算するために使用されます。

ここに示されているDDR信号バスは分割リファレンスプレーン上を走り、1つのネットがリファレンスシェイプ間のギャップに落ちています。Impedance Visionは、このネットの約3倍のインピーダンス変化を示します。これにより、ドライバーとレシーバーで大きな反射が発生し、解決するために基板のリスピンが必要になる可能性があります。インピーダンステーブルではソート、フィルタリング、キャンバスへのクロスプローブを簡単に行えるので、問題のある領域をすばやく特定して修正できます。この場合、リファレンスギャップを回避するために、DDRトレースを上下に移動できます。

Impedance Workflowは、リファレンスがまったく存在せず、インピーダンスを計算できないネットまたはセグメントも識別します。 このように、Impedance Workflowは、設計者が制約違反として表示されない可能性のある問題を回避するのに役立ちます。 ほとんどの設計では、すべての信号ネットで解析を実行するのにかかる時間は数秒です。結果はCSVファイルとして簡単にエクスポートできるため、レイアウト後のレポートを素早く作成し、Allegro PCB Editor の外部でデザインの詳細を共有することができます。

Impedance Workflowの短いデモを見る場合は、ここをクリックしてください。

次のリンクもご利用ください：

• Sigrity Tech Tips：シグナルインテグリティ（SI）およびパワーインテグリティ（PI）タスクにCadence® Sigrity ツールを使用する上で有益なヒントを含む情報ビデオのライブラリです
• Cadence Sigrity Aurora：設計前、中、および後のPCB設計のための従来のシグナルおよびパワーインテグリティ（SI / PI）解析機能のご紹介です
• So You Think You're an Expert：伝送線路のインピーダンス整合について学びます

この記事に関するお問合せは、cdsj_info@cadence.comまでお願いいたします。

Author: Shirin Farrahi
Translator: Norikazu Takada

このブログの英語版はこちらより