• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. PCB、IC封装:设计与仿真分析
  3. 动态电压和频率调节如何影响功耗
Sigrity
Sigrity

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
PI
Chinese blog
电源完整性
仿真分析
GPU
功耗
Sigrity X
中文
系统分析
Sigrity
CPU

动态电压和频率调节如何影响功耗

23 Jun 2021 • Less than one minute read

本文要点

  • 降低 CPU 或 GPU 功耗的技术有许多,这些技术聚焦软件/固件层面、系统层面和晶体管架构层面
  • 其中两种降低功耗的技术为:动态电压和频率调节,即调整电源电平、信号电平和时钟频率以响应功耗需求
  • 作为低功耗 VLSI (VLSI,超大规模集成电路)的一部分,动态电压和频率调节技术必须在硬件层面上实现

当今的 CPU 能够处理的数据量比以往任何时候都要多,这要归功于摩尔定律的扩展和对更高级应用的需求不断增长。 2000 年Intel预测,如果按照线性推断,CPU 扩展将最终增加总功耗,直到超过太阳的总输出功率。当时,降低 CPU 功耗的方法和低功耗架构成为 CPU 设计工程师和制造商的主要关注点,这种趋势一直持续至今。

低功耗 CPU、GPU、FPGA 和 MCU 设计方法主要集中在三个方面:

  • 低功耗架构:晶体管结构经过重新设计,通过扩展实现了微型化,因此可以在更低的电压下运行,并且功耗更低。
  • 软件和固件:软件和固件中的核心算法经过优化,以减少完成给定任务所需的指令数量,从而减少每项任务的总功耗。
  • 节流和睡眠模式:处理器内核可以进入“睡眠模式”,该模式可以有效关闭处理器,直到处理器在某个输入端收到某种唤醒信号为止。

其中,对于开始分析部件数据表的系统设计工程师来说,最后一个方面可能最为突出。动态电压和频率调节是主要的用于限制时钟频率和控制复杂处理器功耗的方法,本文将详细介绍这二者是如何影响设计的。

动态电压和频率调节的工作原理

当下的现代数字部件由基于 MOSFET 的电路构成,这些电路主要采用 CMOS 工艺生产;尽管在市售部件中仍然可以找到 TTL、ECL、NMOS 和 BiCMOS 逻辑系列。所有基于 MOSFET 的数字逻辑电路都使用电压电平来表示逻辑状态,而逻辑电平必须位于某个数值范围内,以表示二进制逻辑中的 1 或 0。该电压的大小取决于数字部件的电源电平。

 在处理器中,我们有多个区块来执行与处理和传输数字数据有关的不同功能。其中包括:

  • 缓存:所有 CPU 都具有一些板载的高速存储器,用于存储和检索编程指令。
  • 控制单元:控制单元从输入端获取数字数据,从存储器获取程序指令,并将这些指令传输给 CPU 的其他区块。同样,控制单元也从其他区块获取数据并将其发送到输出端和外设。
  • 算术逻辑单元 (ALU):CPU 的这一部分负责执行简单的算术运算。在数字算术中,所有复杂的数学运算都被分解成可以在 ALU 中实现的简单算术运算。

最后是内核,用于接收并执行控制单元提供的指令。现代 CPU 可能有多个内核(以 2 的幂次方为单位),以此实现应用并行化。每个内核使用控制单元提供的输入数据和逻辑指令来执行特定的数据操作。在内核和各个逻辑单元内,可以应用动态电压和频率调节来降低总功耗。

逻辑单元中晶体管的电压电平

晶体管在工作时会在高电压电平和低电压电平之间切换。尽管我们喜欢把晶体管看作是理想的部件,但它们会有我们不希望出现的寄生效应,这决定了它们在工作中的切换方式。下图显示的是一个包含寄生效应的 MOSFET 等效电路图。

 在这个例子中,我们有一个涉及三个电容与一个整流半导体元件并联的三角电路。每个节点上的电容完全是预料之外的,是由于现代 MOSFET 的紧凑性质而产生的。这些寄生电容值源自集成电路中的导线结构,即耦合电容。请注意,我们没有包括引线上的电感,因为它在小型晶体管中可以忽略不计。

当切换逻辑电路中的 MOSFET 时,电容电荷就会流入上述电路,对这些电容进行充电/放电。然后,总的等效电容决定了 MOSFET 切换状态所需的时间(即,就像在 RC 电路中一样)。切换过程中的功耗是:

从这个公式中,我们可以看到,晶体管可以在较低的电压下运行,以减少功耗。硅片上的电容是非线性的,电容大致与电源电压成反比。在较低电压下运行,切换时间也随之增加,然后切换信号的功率频谱就转移到了较低的频率。

时钟频率

CPU 内核包含一个时钟,它以高度稳定的参考振荡器(如晶体)产生的某个频率的特定倍数运行。锁相环(PLL) 用于根据这个参考时钟产生一个或多个更快或更慢的时钟。通过降低时钟速度,晶体管的切换速度变慢,这也降低了 CPU 的功耗。如果内核电压不变,那么每个时钟周期的功耗是不变的,但在给定的时间间隔内的总功耗较低。

优化设计软件中的操作模式

可以使用IC设计软件中的一套标准设计库,在低功耗 VLSI 中实现动态电压和频率调节。虽然达到设计收敛所需的时间较长,而且产品变得更加复杂,但这种投资物有所值,因为这可以降低功耗。想要在产品中实现动态电压和频率调节的设计工程师需要考虑所需的操作模式,并确定在操作过程中关闭哪些核心功能。

利用业界一流的 VLSI 设计软件、系统分析工具和电路仿真器,可以最大限度地降低整个系统的功耗,而不仅仅是 CPU 內核的功耗。如果您需要在实现动态电压和频率调节的同时完成集成电路的设计、仿真和布局,Cadence 的系统分析工具可以提供全面的电路、IC和 PCB 设计工具套件,帮助您轻松驾驭任何应用和复杂程度,欢迎点击这里,了解详细信息。

*原创内容,转载请注明出处:https://community.cadence.com。

space

相关内容

  • Sigrity X 2021 盛装登场!
  • 如何通过团队协作解决PI问题,减少设计迭代
  • 如何优化板载去耦电容
  • 为什么电源完整性(PI)是个“热”话题——如何进行电/热协同仿真

space

欢迎订阅“PCB、IC封装:设计与仿真分析”博客专栏,

或扫描二维码关注“Cadence楷登PCB及封装资源中心”微信服务号,更多精彩期待您的参与!

space

联系我们:spb_china@cadence.com

 

© 2025 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Privacy
  • Cookie Policy
  • US Trademarks
  • Do Not Sell or Share My Personal Information