SI工程师如何分析多千兆位串行链路、内存及接口

31 May 2019 • Less than one minute read

作者：Ken Willis

早在2007年，Cadence推动了对IBIS标准的扩展，即算法模型接口（AMI），可以模拟多千兆位串行链路接口。这与通道（与传统电路相对）仿真密切相关，可以模拟大量位比特流量仿真。当时的数据速率通常在2.5到5Gbps的范围内——即现在DDR4和DDR5的速率范围。

有几件事情推动了对串行链路中通道仿真和AMI的最初需求。一个是在特定误码率（BER）下分析眼图与眼图模板（即波形禁止区域）的要求。根据经验模拟确定误码率是不切实际的（模拟1e16位现在仍不现实），因此有必要进行统计推断以计算误码率。但要可靠地做到这一点，必须从一个大的分布和大量的样本开始，就像模拟数十万甚至数百万位的比特流量时那样。

对于传统的电路仿真来说，这一技术仍然不实用，传统的电路仿真通常会在数百位的比特流量范围内给出合理的运行时间。

图1.采用矩形眼图模板进行合规性检查的传统电路仿真(点击查看大图）

为了解决这个问题，诞生了第一个商业化的“通道仿真”。这里假设线性时不变性通道（LTI），找到通道的脉冲响应，并将其与大比特流输入激励进行卷积，从而在接收端非常快速地生成大量波形。这样只需要几分钟就可以模拟几百万位以及眼图分布，并且对其进行后处理以产生浴盆曲线，同时可以计算接口的误码率。

在此基础上，下一步就是对越来越普遍的高级均衡（EQ）进行建模，如前馈均衡（FFE）、连续时间线性均衡（CTLE）和判决反馈均衡（DFE）。同样，电路模型的速度太慢而无法有效地对实时自适应EQ进行建模，因此AMI的诞生是为可执行模型提供一个具有行业标准（IBIS）的API，该API可以在运行时链接到通道模拟器。自此业界迅速跟进，大家都在以此模拟串行链路接口。

现在这种革新再次发生，但这次是通过DDR接口。随着针对DDR4的JEDEC规范的发布，不仅DDR内存接口从传统的建立和保存时间转变为特定误码率上基于眼图模板的合规性标准，DDR4控制器IP开始像串行链路一样使用EQ，比如FFE和CTLE；对于DDR5而言，存储设备更是在接收信号时就开始使用DFE；随着数据速率的提高，内存接口拓扑也开始越来越接近点对点拓扑——一切就像串行链路一样。

图 2.有均衡和无均衡的通道仿真结果（2D和3D）(点击查看大图）

随着内存接口数据速率攀升到与曾经的串行链路一样，串行链路建模和仿真技术已逐渐扩展到DDR领域。Cadence是第一个将通道仿真集成到DDR分析领域的公司：在2017年年中，Cadence发布了业界首款针对DDR设备的AMI模型，为其DDR4控制器IP提供AMI模型。六个月后，Micron为其DDR5 DRAM推出了业界首款用于DDR存储设备的AMI模型。使用用于控制器的AMI模型和用于内存的Micron AMI模型，Cadence和Micron的共同客户成为第一家使用AMI模型为DDR接口运行通道仿真的系统公司。

这次革新最大的不同之处是能够生成AMI模型。可以说，它们就像“汽车的燃料”，汽车是像SystemSI这样的通道模拟器。对于第一波针对串行链路的AMI建模而言，需要程序设计员、SerDes架构师和SI工程师来共同进行开发。AMI建模基本上是从头开始，并且只有少数的专业人员可以完成，因此开发模型需要为此支付高额费用。在当今的第二次浪潮中，现有的工具可以直接从一组丰富的已知良好的库模块中构建高质量的AMI模型，并使用基于向导的UI来完成整个流程。如果您可以使用SI工具，并对您正在建模的EQ有所了解，那么您现在就可以很快地实现AMI建模。

图3. Cadence AMI Builder向导菜单(点击查看大图）

当然，还有其他区别，例如单端信号代替差分信号，以及外部选通信号代替时钟恢复，但历久弥新。通道仿真和AMI建模2.0即将问世。这次我们可以制造自己的燃料，并跳过漫长的等待和虚高的价格。

这就是进步。

*原创内容，转载请注明出处：https://community.cadence.com

space