ディープラーニングを使用した高速フレキシブルインターコネクタの設計最適化

4 Jul 2022 • Less than one minute read

Kyle Chen氏(マイクロソフト社)とSuomin Cui(ケイデンス社)は、DesignCon2022 で "Optimal Design of High-Speed Flexible Interconnectors by Applying DL Optimization and 3D Electromagnetic Solver" を共同で発表しました。Kyle氏は、Microsoft社の複合現実(mixed reality, MR)デバイスのSI/PIエンジニアです。 Suominは、ここケイデンス社のシニアソフトウェアアーキテクトです。「3D Electromagnetic Solver」は、ケイデンスのClarity 3Dソルバーになります。 Clarityの背景については、私の投稿 Bringing Clarity to System Analysis を参照してください。この発表で語られていたのは、Optimality Intelligent System Explorer (昨日の投稿 Optimality Intelligent System Explorer を参照) の初期バージョンでについてでしたが、Optimality Explorerの公式発表の前であったため、製品名はプレゼンテーションでは言及されていませんでした。

上の図は、電磁界ソルバーがどのように機能するかを示しています。基本的にデザインは、メッシュ化され、マクスウェルの方程式を使用して周波数スイープが実行されます。この詳細については、私の投稿 "Under the Hood of Clarity and Celsius Solvers" を参照してください。

この作業を行うための手動のアプローチは、エキスパートのエンジニアが自分の専門知識を使用して変数を微調整し、Clarityを再実行して、現象が改善されたかどうかを確認することです。このプレゼンテーションで説明されているアプローチでは、人工知能 (AI) を使用して、その調整を自動的に行います。エンジニアは、最適化する変数と範囲および制約を設定します。次に、1つ以上の目的関数が定義されます。

自動化されたプロセスは、上の図のように目的関数を最大化するために、範囲内および制約内で変数を変更します。 Kyle氏は、最適化がどのように機能するかを深く掘り下げました。ところで、スティーブン・ホーキングが "A Brief History of Time" を書いたとき、本に書かれた各方程式のせいで売り上げは半分になってしまうだろうと言われていましたが、私は、ブログ投稿においての積分記号や行列代数も同じことが言えると感じます。したがって、ここでは詳細な説明はしません。

マイクロスタックビア

多層リジッドフレックスプリント回路（RFPC）基板は、フレックスゾーンでストリップライン配線を使用します。また、曲げが必要な部分には、薄い材料の層とハッチグランドプレーンが必要になります。高密度インターコネクタ（HDI）PCBには、ブラインドビア、埋め込みビア、およびマイクロスタックビアが使われます。

マイクロスタックビアには、逐次積層法とレーザードリルで作成された無接続パッドが必要です。初期の設計では(右の図のように) 均一なビアパッドサイズを使用していますが、以下のようにパラメータ化されています。

X層のパッドサイズ半径
ビアバレルの半径
X層のアンチパッドサイズ半径
ポートYの配線幅
コンストレイント：ビアパラメータに関するアスペクト比などの製造上の制限
単純化のためビア最適化に際してソリッドGNDプレーンを使用 (設計後期には変更される想定)

AIによる最適化は、反射減衰量を最小限に抑える目的をもってこれらのパラメータとともに使用されます。最初の実行は、リターンロスが35dbを達成して停止しました（85〜88回の試行）。 2回目の実行は250回の試行で停止したのですが、100回以内の実行ではほぼ-40dBの反射減衰量を達成しており、その後発散し始めました（この理由は、まだ解明されていません）。最適化のために、さらに多くのパラメータが提供されている場合は、より良い結果を得ることができます。

最終結果は右の図の通りで、ビアパッドのサイズは均一ではなくなりました。 100回の試行後での反射減衰量は-40dB未満、最適な結果は375の試行サンプルとから得られた-42.5Bの反射減衰量でした。

パラメータ化されたFPC差動ペア

次の最適化はフレキシブルプリント回路（FPC）の差動ペアで、伝送線路、GNDメッシュ、および誘電体の厚さの両方を最適化しました。

こちらもviaスタックのようにパラメータ化され、この場合のパラメータは以下の通りです。

ハッチング幅
ハッチング間隔
ハッチング角度
伝送線路の配線幅
伝送線路の配線間隔
誘電体の厚さ

さまざまな良い解決策が見つかりました。 AIはGNDメッシュパターンとの対称性を見つけるために一生懸命働いていましたが、あらかじめ対称性の制約を追加してメッシュ角度を45度に固定すれば、解決策ははるかに簡単に見つけることができます。そして、100回以内の試行サンプルで-30dB未満の反射減衰量が達成されます。

サマリー

マイクロソフト社によるデザインの調査とプレゼンテーションの要約は次のとおりです。

最適化は、ビアストラクチャと伝送ラインのリジッドフレックスPCB設計に適用するために適用
3Dモデルの精度を実証するため、この作業で採用されたClarityと実測との相関性を提示
最適化は、多層リジッドフレックスプリント回路 (RFPC) 基板のスタックアップと材料データに基づき実施
この作業により、機械学習と機械からの学習の間のインタラクティブおよび相互作用的な学習が実証され、それは新しい設計手法につながる可能性を持つ
いくつかの最適化を実行後、最適化の傾向が学習され、RFPC基板の差動ペアの設計目標を満たすための新しい効率的な設計ルールが開発される

ブログの購読登録(無料)を行うと、最新記事公開の通知がメールでお受け取りいただけます。PCB解析／ICパッケージ解析 Blogsページをオープンし、画面左上のSubscriptionsより、ぜひご登録ください。

登録方法は、こちらよりご確認ください。

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

Author: Paul McLellan

Translator: Takuya Moriya

このブログの英語版はこちらより