Sigrity Xが登場！

2 Sep 2021 • 1 minute read

EDA分野では、さまざまなコンピューティングソフトウェアを使用する必要がありますが、EDA業界が直面する課題は、設計チームが常に現在のプロセッサを使用して次世代SoCを設計および作成する必要があることです。しかしながら、1990年代および2000年代、マイクロプロセッサ企業（Intel、Sun、HP、Digitalなど）はプロセッサのパフォーマンスを毎年約50％向上させることによりこの問題を解決してきました。一つには、これはまさに本来のムーアの法則であり、何ら電源系の問題を引き起こすことなく、シリコンのパフォーマンスを向上させることが可能でした。また、もう一つの要因として、プロセッサアーキテクチャの改善が挙げられます。この改善は、スマートな方法でのアウトオブオーダー実行や分岐予測、その他のトリックを可能にしました。ムーアの法則によりクロックサイクル周波数が増加していき、アーキテクチャの改善によりクロックサイクル毎に実行できるコマンド（IPC）の数も増加していきました。より高いパフォーマンスが必要な場合は、時代が進むのをただ待ちました。なんと素晴らしい日々だったのでしょう。

やがて、そんな素晴らしい日々は終わりを迎えました。2つの事象が起こったのです。第１に、消費電力の制限により、マイクロプロセッサのクロック周波数を上げることができなくなりました。第２に、アーキテクチャに対するトリックが出尽くしてしまいました。ある意味で、ムーアの法則はまだ終わっていません。一つのチップ上に配置できるトランジスタの数を増やし続けることはできるので。しかし、プロセッサパワーの向上は、シングルスレッドのパフォーマンスの向上によってではなく、プロセッサコアの数の増加により実現されるようになりました。私はこれを“コアの法則”と呼ぶことにしました。プロセッサコア数は指数関数的に増加していて、ただ、その増加曲線のカーブに差し掛かる前のフラットな位置だったから気づかれなかったのです。しかしながら、この呼び名は流行りませんでした。プロセッサが48コア、更には128コアになった今、この法則はより明白になりました。一方で、それほど明白になっていないのは、このコア数の増加というニューノーマルに対し、どうやって計算ソフトウェアアルゴリズムを適応させるかということです。

私は以前のブログ Under the Hood of Clarity and Celsius Solver でこう書きました：

フードの内部には、大規模に並列化された行列ソルバーがあります。これは画期的なアルゴリズムであり、システム解析の領域におけるケイデンスの秘密兵器です。精度を損なうことなく、ほぼリニアなスケーラビリティを備えています。また、多数の低容量マシンを使用して実質的に無制限の容量を備えており、必要なときに使用できない、ほとんどアイドル状態の巨大なマシンを必要としません。インフラストラクチャ全体をクラウド（またはデータセンター）に動的に展開でき、フォールトトレラントな再起動機能を備えています。これは、多数のマシンを一緒に使用すると、稀なことが定期的に発生するためです。

スパース行列の形式でエンコードされた膨大な数の方程式を解くために、多数のEDAアルゴリズムが実装されています。スパース行列は、ほとんどのエントリーがゼロである行列です。これは、ゼロを明示的に記録する必要がないため、コンピュータのメモリに非常に効率的に保存できることを意味します。多くの場合、これらのマトリックスは対称であり、記録する必要があるのはマトリックスの半分だけなので、さらなる節約ができます。これは、多くの電気的特徴が対称的であるためです。ノード1からノード2までの静電容量は、ノード2からノード1までの静電容量と同じです。ケイデンスが過去数年間に計算ソフトウェアで達成したブレークスルーの1つは、非常に多数のコアやサーバーにわたって、これらの大きなスパース行列の行列代数を計算する方法を理解することです。このテクノロジは、ケイデンスのVoltus、Clarity、Celsius、およびその他のツールの基礎となっています。もう少し深く掘り下げるには、私のブログ投稿 System Analysis: Computational Software at Scale を参照してください。

そして今、Sigrityもこの仲間入りをしました！

Sigrity X

Sigrity Xは、精度を損なうことなく最大10倍のパフォーマンスを提供します。これは、クラウド（または、大規模なオンプレミスデータセンター）で大規模に分散されたシミュレーションを使用して実現されます。これは基本的に、Clarity 3Dソルバーの超並列シミュレーションテクノロジと同じです。ソルバーは、Power-Aware シグナルインテグリティ解析を行います。このシグナルインテグリティ解析における最大の課題の1つとして、全てがお互いに依存していることです。電力は温度に影響し、IRドロップに影響し、タイミングに影響し、シグナルインテグリティに影響しています。

ハイブリッドソルバーでのもう1つの新しい開発が、マルチスレッドスイープになります。コア数に比例してリニアなスケーラビリティのパフォーマンスでシグナルインテグリティの検証が行えます。

このSigrity Xテクノロジは、PowerSI、PowerDC、XtractIM、SystemSI、OptimizePIなどのさまざまなSigrity製品で利用できます。

最新のSigrity 2021.1バージョンのリリースで変更されたのはソルバーだけではありません。Layout Workbenchと呼ばれる新しいユーザーインターフェイスがあります。これにより、好みに応じて選択できるライトテーマとダークテーマの両方が(スマートフォンのように)サポートされるようになり、Clarity 3D Solver製品と同じセットアップGUIを採用しています。

また2021.1バージョンでは、新しいデータベースになります。これにより、すべてのシミュレーションタイプのすべてが単一のファイルにカプセル化されるため、マシン間でシミュレーションファイルを簡単に移動できます。また、このアーカイブ機能はその他のいかなる依存関係にも対応できるようになりました。

これは、新しいリリースでの改善がどれほど劇的であるかを示す例になります。このサンプルデザインには次のものがあります。

20 層
68,807バンプ数
1,006,136 ビア数
483,894トレース数

2019バージョンのPowerSIハイブリッドソルバーでは、解析を完了するのに15日かかりました。新しい2021.1ハイブリッドソルバーを使用し、同じ数のコアを使用すると、これは1.5日で完了します。

現在、シグナルインテグリティ解析の2つのホット領域は、PAM4とDDR5メモリインターフェイスです。

PAM4は、4つの電圧レベルを使用するシグナリング技術であるため、クロックサイクルごとに2ビットを転送します。これは112GSerDesに使用され、次のPCIe 6.0 standardでも使用されます。（これは最終決定されていませんが、PAM4部分は変更されません。）詳細については、私のブログ Signal Integrity for 112G および、The History of PCIe: Getting to Version 6 を参照してください。
DDR5はDDR DRAMインターフェイスの最新バージョンであり、メモリインターフェイス市場のより大きなセグメントになりつつあります。詳細については、私のブログ 2020 Is the Year of DDR5 を参照してください。（2020年7月にDDR5規格が完成して公開されて以来、これは少し楽観的であることが証明されました。） DDR5は、2022年までに最も使用されるインターフェイスになると予想されます。（ケイデンスはDDR5インターフェイスでMicronと何年にもわたって取り組んできました。詳細については、私のブログ DDR5 Is on Our Doorstep を参照してください。）

Experience with the New Release

私の言葉だけではありません。ここにルネサスエレクトロニクス社の永野民雄氏のコメントがあります。

Sigrity2021でリリースされた新しいシミュレーションエンジンでは、ICパッケージのサインオフに関する重要なプロセスが劇的に改善されました。以前は完了するまで1日以上かかっていたこの解析プロセスは、わずか数時間で完了します。10倍のパフォーマンス向上が実証されたこの新しいテクノロジを、製品設計に適用することを楽しみにしています。

また自動車ではなく、5Gの世界ではどうでしょう？ここに、MediaTek社のAaron Yang氏のコメントがあります。

多くのデザインを同じ精度で10倍の速さで解析できるだけでなく、これまで解析できなかった大規模で複雑なデザインにも対応できるようになりました。生産性が向上したおかげで、設計サイクルを数週間短縮し、製品の納入を早めることができます。

Learn More

プレスリリースケイデンス、次世代SI/PIソリューションSigrity Xを発表、システムレベル解析を最大10倍高速化を参照してください。

または、次のCadence TECHTALKのオンデマンド版をご視聴ください：

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

Author: Paul McLellan

Translator: Takuya Moriya

このブログ ("Breakfast Bytes") の英語版はこちらより