Spotlight Taiwan Blogs

原文出處: Dynamic Duo 2: The Sequel
作者: Paul McLellan

有一個故事，可能是虛構的，關於一位編劇在好萊塢找人投資影片的故事。考慮投資的製片說：“這看起來像一部很棒的電影，可惜的是沒有人拍過，所以我們未來可拍續集。”而正好最近幾乎所有其他電影似乎都是漫畫電影或《星球大戰》第47集的續集，所以這故事也許這不是虛構的。

 過去一年左右，我一直在談論Dynamic Duo。請參考我之前發表的文章 - 動力雙重奏(Dynamic Duo)和 Kioxia America公司的早期韌體開發。就在最近Cadence宣布了續集：Palladium Z2硬體驗證模擬平台與原型驗證系統 Protium X2。您會驚訝地發現這兩種新產品比它們的前代產品更快，容量更大，而且它們比鋼鐵人馬克17號(Ironman 17)更令人興奮。

新的動力Dynamic Duo與前一代的Palladium Z1和Protium X1系統組合相比，可提升2倍的邏輯閘容量和1.5倍的效能，代表可以更快地處理更大的晶片。所有驗證工作都一樣，您永遠無法真正完成工作，但提高的性能能帶來更短的驗證週期或在同時進行的更多驗證。

我們將這兩個下一代系統稱為『動力雙重奏(dynamic duo)』引擎系統，不僅因為系統有兩項產品，也因為它們可以一起使用，兩者編譯器和外部硬體介面緊密整合，因此， 在Palladium編譯過的設計也都能夠在Protium上編譯並運行。當然，在Protium上花費的時間更長，因為還涉及FPGA的佈局和繞線。Palladium Z2和Protium X2可分別在10小時內和24小時內完成100億個邏輯閘的編譯任務。且兩者不僅僅在前端的編譯器是共用的，除錯介面和以及使用的testbench也是相同的。

 
SpeedBridge和虛擬化

Palladium Z2和Protium X2有許多不同的使用方法，光靠單篇文章無法一一介紹。典型的用法是使用一台電腦與Cadence的硬體SpeedBridge介面連接。讓Testbench在PC上運行， SpeedBridge用來橋接乙太網路、PCIe、USB介面等。Testbench也支援虛擬化，讓testbench在非x86處理器(譬如Arm)或其他使用虛擬化建立的平台上執行二進位碼。例如，使用者可以在電腦上建置RISC-V的虛擬機器並使用PCIe匯流排連接到Palladium Z2或Protium X2上的輔助處理器，並在此虛擬機器上運行Linux來驗證應用程式。

 
揭開動力雙重奏(Dynamic Duo)的面紗

Palladium Z2在各方面都具有更高的性能：

• 支援從800萬個邏輯閘到184億個邏輯閘
• 模擬性能比Palladium Z1高1.5倍
• 波形生成速度提高10倍
• 除錯追蹤深度增加2倍
• 內存轉儲和除錯上傳速度提高2倍
• 主機工作站的頻寬增加了2倍
• 功率密度提高50％，從而降低運營成本

 
Protium X2具有比Protium X1更高的全方位性能：

• 相同的刀鋒型/機櫃架構
• 容量增加2倍至4000萬邏輯閘至24億邏輯閘（從1個FPGA到數百個FPGA）
• 原型運行時性能提高50％，最高性能達到150MHz
• 通過高速引腳多路複用(pin multiplexing)實現更快的FPGA-FPGA互連
• 除錯效能提高2倍
• 主機與刀鋒間的傳輸速率最高200Gbps

從Dynamic Duo版本1到版本2的轉換非常簡易：

• PalladiumZ2、PalladiumZ1、Protium X2、Protium X1的原始碼相同
• 在Palladium Z1和Protium X1上編譯的設計可在Palladium Z2和Protium X2上編譯，易於轉換
• 使用模式兼容性高
• 在Palladium Z2和Protium X2上具有相同的MMP、AVIP、SpeedBridge、VirtualBridge和虛擬除錯
  
  

 

共同使用的特性

就像他們前一代，Palladium Z2和Protium X2均按照標準機櫃配置構建，安裝在資料中心內，從工程師的辦公桌上即可進行連結並獲取資料。兩者都可以同時處理許多設計，具體取決於各個設計實際需要的容量。而兩個系統裡面能夠被調用的最小單位即是一個晶片，也因為兩者的擴展性高，使得每個單獨的晶片都可以被充分並行用於不同的設計：

• Palladium Z2可處理從具有800萬邏輯閘的單一晶片，到每個機櫃最多144個同時執行的作業。如果整個機櫃用於單一設計，則每個機櫃的邏輯閘數量可擴展至184億個。除此之外，單個設計最多可使用12個機櫃，一直擴展到184億個邏輯閘。
  
  
• 完整的Protium X2機櫃包含60個FPGA，我們確實有客戶須同時運行60個作業。由於Protium X2中的單個FPGA擁有約4000萬個邏輯閘，因此這些設計並不是“小”的設計，換算起來整個機櫃可容納24億個邏輯閘 。又或者和Palladium Z2一樣，擴展多個機櫃來容納更大的設計。 

驗證全流程

PalladiumZ2和Protiium X2是二重奏的驗證雙引擎。正如我在2019年Protium X1推出時所說的：

Protium FPGA原型設計和Palladium模擬設計為可以一起使用。當RTL不穩定時，模擬非常適合除錯。一旦焦點轉移到軟體和系統上，儘管可見性更低，Protium平台可以運行得更快。它們具有相同的前端編譯器，這使得從模擬轉換到原型（一但RTL開始變得穩定），然後又返回（在除錯棘手的問題時具有完整的可見性）就很容易了。

以上的論述基本上沒有改變。只是現在可以處理更大的設計（兩個系統的容量都是2倍），並且運行時間進一步減少了（兩個系統的速度都提高了50％）。

Palladium Z2和Protium X2是Cadence的驗證全流程的一部分，該流程還包括Xcelium模擬和JasperGold形式工具，以及其他驗證解決方案，例如vManager。碰巧的是，在幾週前宣布的John Cooley對2020年設計工具的調查中，vManager和Xcelium ML分別排名第二和第二。您可以在我的文章《 DeepChip調查2020年最佳工具：vManager》和《 DeepChip調查 2020年最佳工具：Xcelium ML》中了解更多訊息。

Palladium 和Protium 雙引擎、邁向驗證新時代!

由於Palladium Z2和Protium X2是新產品，還在初期推廣階段。但是上一代的Dynamic Duo確實有許多客戶採用實例。實際上，排名前10的超大規模公司中的9家、排名前15的半導體公司中的12家，和排名前5的智慧手機/手持裝置公司中有4家是Palladium Z1的用戶。同樣地，排名前10的超大規模公司中的6家、排名前15的半導體公司中的8家，和排名前5的智慧手機/手持裝置公司中的3家是Protium X1的用戶。

 新一代Dynamic Duo的新聞稿中，提到已使用兩款新產品客戶的驗證，客戶同時讚許了速度和處理容量的提升。NVIDIA 硬體工程資深總監Narendra Konda表示：

「我們面臨日益緊迫的上市時間壓力，但高階圖形和超大規模設計的複雜性卻隨著每一代產品而增加。而藉由使用Cadence Palladium Z2和Protium X2系統中的通用前端流程，我們能在驗證、確認和矽前軟體啟動之間優化工作量分配。我們可在計劃時間內全面驗證我們最複雜的GPU和SoC設計，並且能夠提升兩倍的邏輯閘容量、增加50％的生產量，並獲得更快的模塊化編譯周轉時間。」