Spotlight Taiwan Blogs

原文出處: Announcing Sigrity X
作者: Paul McLellan

在EDA領域中運用了許多不同的運算軟體。然而EDA產業所面臨的挑戰在於，設計團隊總需要採目前處理器來設計及創建下一代的SoC。然而，在1990年代和2000年代，微處理器公司（主要是英特爾，但也包括Sun、HP、Digital等）將處理器的性能每年提高約50％來解決這個問題，部分是因為摩爾定律 - 在沒有產生電源問題的同時，提高矽晶片的性能；還有部分來自於處理器的架構的提升，以更聰明的方法來執行亂序執行(out-of-order execution)、分支預測(branch prediction)以及所有其他設計上遭遇的困難。摩爾定律提高了時脈 (clock cycle)頻率，而架構的改善也提高了每個時脈週期可執行的指令數(IPC)。因此，如果您需要更高的性能，只需等待，當時的生活多美好！

然而發生了兩件事，生活不再那麼美好了。首先，由於功率限制，不可能再增加微處理器的時脈頻率。其次，改變架構也幾乎變不出花樣了。從某種意義上說，摩爾定律還沒有結束，在晶片上仍然可以放置越來越多的電晶體，但不再以增加的單執行緒(single-thread)性能來交付增加的處理器能力，而是以增加核心數量來交付。因此，我創造了『核心定律(Core’s Law)』一詞，即核心的數量呈指數增長。但因為我們位在改變曲線的平坦處，所以這名詞並未引起關注，也從未流行。現在，處理器具有48個核心，甚至128個核心，這一點明顯變成常態，而不太明顯的議題則是，運算軟體如何適應更多核心。

正如我發表在揭開『Clarity 3D求解器和Celsius熱求解器』的面紗的文章中所提到：

揭開的面紗下有一個大規模平行化的矩陣求解器。這是一種突破性演算法，是Cadence在系統分析領域的秘密武器。它具有近乎線性的擴展度，而且不影響任何精準度。它運用大量低容量的機器，幾乎具有無限的容量，卻不需要真正具備任何大型計算機 – 一個在您需要時派不上用場，或者大多閒置、等待被使用的工具。整個基礎架構可動態部署到雲端（或資料中心）中，並具有容錯重啟功能 - 因為在為數眾多的機器中一起使用時，罕見的事也會經常發生。

許多EDA以稀疏矩陣(sparse matrices) 形式編碼來求解大量方程式。稀疏矩陣是其中大多數項目為零的矩陣。因為不需要顯式記錄為零矩陣項，這意味著它們可以非常有效地存儲在電腦記憶體中。通常，這些矩陣是對稱的，由於只需要記錄矩陣的一半，因此可以進一步節省成本。這是因為許多電氣特性是對稱的：從節點1到節點2的電容與從節點2到節點1的電容相同。Cadence在過去幾年中在運算軟體(computational software)方面取得的突破之一，就是強調如何在大量核心和/或伺服器上使用這些大型稀疏矩陣進行矩陣代數運算，舉例來說，Cadence的Voltus、Clarity、Celsius等都是相同的解決方案。如果需要深入了解，請參閱我的文章系統分析：大規模運算軟體。現在，Sigrity加入了上述的解決方案。

Sigrity X

Sigrity X可提供模擬速度和設計處理量高達10倍的效能，而不會影響任何精準度。這是透過在雲端（或大型本地資料中心）中進行大規模分散式模擬所實現。這基本上與Clarity 3D求解器的基礎相同，是以大規模分散式模擬技術，進行電源感知與訊號完整性分析。分析訊號完整性的最大挑戰之一，就是受到影響的層面廣大。功耗會影響溫度，進而影響IR drop，再影響到時脈，再影響到訊號完整性。

混合求解器的另一個新發展是多線式檢查。訊號完整性探索與核心數量呈現線性關係（因為正在探索的每個配置完全獨立，因此不需要連續通訊）。

Sigrity X技術可適用於Sigrity系列產品：PowerSI、PowerDC、XtractIM、SystemSI和OptimizePI。

但是，這不是最新版Sigrity唯一的變革 – Sigrity的新使用者界面『Layout Workbench』非常易於使用。現在，可根據您的喜好，變更成亮色或深色主題畫面（正如同手機操作），也可取決於您所在的位置和一天中的時間做調整 - 與Clarity 3D 求解器所提供GUI相同。

還有一個功能，那就是提供專屬2021年的新資料庫，因為現在所有內容都封裝在所有模擬類型的單個文件中，這使在機器之間移動模擬文件變得更加容易。存檔功能也得到了改進，可以處理任何其他相依性(dependencies)。

以下是一個範例，說明新版本中顯著的提升。以下範例設計具有：

• 20層
• 68,807凸塊(bumps)
• 1,006,136的穿孔(vias)
• 483,894條路線(traces)

以上使用2019 PowerSI混合求解器，需要15天才能完成。使用新的2021.1 混合求解器，並使用相同數量的核心，同樣的過程只在1.5天內完成。

目前，訊號完整性分析的兩個熱門領域是PAM4和DDR5記憶體介面：

• PAM4是一種使用四個電壓層級、每個（恢復的）時脈週期傳輸兩位的訊號技術，它可應用於112G SerDes，以及即將到來的PCIe 6.0標準（尚未最終確定，但納入PAM4則不會更改）。有關更多訊息，請參閱我的文章112G的訊號完整性和PCIe的歷史：第6版。

DDR5是DDR DRAM介面的最新版本，正逐漸成為記憶體介面市場的較大的領域。有關更多訊息，請參閱我的《2020年是DDR5年》（事實證明這觀點有點樂觀，因為DDR5標準直到2020年7月才最終確定發布）。DDR5有望在2022年成為最常用的介面（儘管Cadence與美光（Micron）持續在DDR5介面技術開發上合作多年 - 有關更多訊息，請參閱我的文章: DDR5在我們家門口）。

新版本的使用經驗

有關於客戶的使用經驗，Renasas的Tamio Nagano表示：「使用新一代Sigrity 2021，讓我們的IC封裝簽核的重要流程得到了顯著改善；過去耗時超過一天的模擬現在可以在短短幾個小時內完成。我們很高興採用這項新技術，將驗證過的性能提高了10倍，並用於我們的生產設計中。」

或者，如果您不從事汽車行業，那麼來自5G晶片的驗證如何？這是聯發科技資深處長楊亞倫的分享:「新一代的Sigrity版本不僅可以相同的精準度，讓許多設計的分析速度提高10倍，而且該功能還能擴展到過去無法分析的更大、更複雜的設計中。這款可建構生產力的產品協助我們省去好幾個禮拜的設計時間，並加快產品交付速度。」

 了解更多:  請參閱新聞稿 >>>Cadence發布新一代Sigrity X打造10倍快的系統分析