• Home
  • :
  • Community
  • :
  • Blogs
  • :
  • 定制IC芯片设计
  • :
  • 技术性:器件的自动布局和布线 — 基于行的器件放置

定制IC芯片设计 Blogs

Sravasti
Sravasti
21 Jan 2020
Subscriptions

Get email delivery of the Cadence blog featured here

  • All Blog Categories
  • Breakfast Bytes
  • Cadence Academic Network
  • Cadence Support
  • Custom IC Design
  • カスタムIC/ミックスシグナル
  • 定制IC芯片设计
  • Digital Implementation
  • Functional Verification
  • IC Packaging and SiP Design
  • Life at Cadence
  • The India Circuit
  • Mixed-Signal Design
  • PCB Design
  • PCB設計/ICパッケージ設計
  • PCB、IC封装:设计与仿真分析
  • PCB解析/ICパッケージ解析
  • RF Design
  • RF /マイクロ波設計
  • Signal and Power Integrity (PCB/IC Packaging)
  • Silicon Signoff
  • Spotlight Taiwan
  • System Design and Verification
  • Tensilica and Design IP
  • Whiteboard Wednesdays
  • Archive
    • Cadence on the Beat
    • Industry Insights
    • Logic Design
    • Low Power
    • The Design Chronicles

技术性:器件的自动布局和布线 — 基于行的器件放置

欢迎回到我的博客系列- Virtuoso® Automated Device Placement and Routing. 在本系列的前几篇博客中,我谈到了此解决方案的两个基础功能: 自动分组和约束创建以及自动生成布局与布线网格. 满足这些重要要求后,即可布局与布线设计.

在本博客中,我将重点介绍由专为满足先进工艺节点模拟设备级布局的独特要求和挑战而定制的引擎驱动的自动放置步骤. 

一方面,该布局器迎合了模拟版图风格,支持设备组和拓扑约束. 另一方面,根据基于行的网格化方法放置设备,并根据这些节点的要求将它们对齐到网格中.

 

Analog Layouts在Advanced Nodes的自动放置

Automated Device Placement and Routing solution的核心部分之一是新的device-level automatic placer,它允许您以约束和网格兼容的方式放置设备和设备组。正如我在以前的博客中指出的那样,只需单击默认设置,即可在Automated Device Placement and Routing中运行任何步骤,也可以根据需要调整设置.

在放置的情况下,您可以选择放置目标 — 无论您是要实现紧凑的设备放置、缩短导线长度还是同时实现两者. 您还可以选择使用现有的 PR Boundary或指定自定义纵横比。指定纵横比时,放置器会自动调整边界和行以适合生成的布局.

现在,让我们来看看这个新的automatic placer的一些独特的功能.

当然,automatic placer会遵守约束,并最小化给定边界或纵横比的面积和导线长度. 它还遵循advanced nodes的行和网格. 此外,它还根据设备类型对摆放进行分区. 最重要的是,放置器尊重设备组,同时压缩和优化它们,使组纵横比最适合给定的布局.

用户通过自动优化组来控制布局纵横比是automatic placer的关键功能。这有助于您快速迭代遵循所需放置目标的多个不同版图. 然后,您可以比较结果并选择最适合您要求的摆放方法.

这还不全是. 是否要对设备的放置方式进行细微调整? 我们也有办法...

您可以使用interactive device placement选进行半自动放置设备。您可以使用自动右键菜单控制所选设备的放置方式. 例如,您可以对设备进行分组或取消分组,将其位置限制为特定方向(水平或垂直),并指定设备的展开方向.

下面是一个描述自动和交互式放置器如何工作的动画.

探索各种放置选项,了解它们的工作原理!

 

相关资源

网志

  • Virtuosity: Introducing Automated Device Placement and Routing in Virtuoso
  • Virtuosity: Automated Device Placement and Routing - Identifying Device Groups and Topologies
  • Virtuosity: Automated Device Placement and Routing - Grid Generation

快速采用套件

  • Automated Device-Level Placement and Routing Flow for Advanced Nodes 
  • Automatic Device-Level Routing in Advanced Nodes: Tree Route Flow 

用户指南

  • Virtuoso Automated Device-Level Layout Flow Guide

有关Cadence电路设计产品和服务的更多信息,请访问 www.cadence.com. 

 

关于Virtuosity

很长一段时间以来,Virtuosity一直是我们最受关注和赞赏的博客系列,它带来了一些鲜为人知但非常有用的软件和文档改进,并且还阐述了Virtuoso中一些令人兴奋的新产品。 我们现在通过广播不同博主和专家的声音来扩大本系列的范围,他们将继续保留Virtuosity的遗产,并试图通过涵盖Virtuoso的长度和广度的主题来为其提供新的维度,以及 更多...点Subscribe 访问页Subscription顶部的订阅框,您可以在其中提交您的电子邮件地址,以接收有关我们最新的Virtuosity帖子的通知.

阅读快乐!

 

Author: Sravasti Nair

Translator: Ipsa Prasun

Tags:
  • Chinese blog |
  • Automatic Placement |
  • Virtuoso Placer |
  • Auto P&R |
  • Virtuosity |
  • Virtuoso Placement |
  • Custom IC Design |

Share Your Comment

Post (Login required)