• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. カスタムIC/ミックスシグナル
  3. Virtuosity: Virtuoso ADE Verifierでの検証 - 信頼性の方法!
Custom IC Japan
Custom IC Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
verifier
Analog Design Environment
Cadence blogs
ICADVM18.1
custom/analog
Analog Simulation
verification plan
analog
ADE
Mixed-Signal
reliability options
Virtuoso Analog Design Environment
Monte Carlo
Virtuoso
Virtuosity
implementations
mixed signal
Verifier Run Plan
japanese blog
reliability analysis
Custom IC Design
requirements
Custom IC
ADE Verifier
IC6.1.8
reliability
Assembler
Verifier new feature
ADE Assembler
verification

Virtuosity: Virtuoso ADE Verifierでの検証 - 信頼性の方法!

10 Dec 2020 • 1 minute read

 数年前、私たちは改善および刷新されたVirtuoso ADE Verifierをリリースしました。その様々な利点に親しんで頂いているに違いないと確信しています。ビデオ、ドキュメント、過去のブログといった様々なチャンネルを通じて既に共有していることを要約すると、Virtuoso ADE Verifierはアナログおよびミックスシグナル設計の実装および要件ドリブン検証により、様々な検証段階でプロジェクトフローを管理するのに役立ちます。これに加え、検証プロジェクトにおいてトップダウン、ボトムアップ、または混合モードで検証を行うこともできます。プロジェクトには組織のグループを跨った複数のチームが担う複数の検証要件を持たせることもできます。Virtuoso ADE Verifierコックピットは、正確な結果を収集するために、要件とそれに対応するシミュレーション実装のマッピングを確立するのに役立ちます。その後、目的の階層レベルで全体的な検証ステータスを確認することができます。

そこで、あなたの頭に浮かぶかもしれない次の質問は、Virtuoso ADE Verifierはすでにこれ以上のことを実行できるのに、なぜVirtuoso ADE Verifierで信頼性検証が必要なのかということです。

もしあなたがVirtuoso ADE AssemblerやVirtuoso ADE Explorerといったアナログ設計環境製品を頻繁に使用している場合は、信頼性解析と、回路性能ドリフトにおける経年効果の解析方法に精通しているかもしれません。経年や自己発熱効果による設計の劣化を予測するために、信頼性解析を実行する必要性は高まっています。あなたはfresh(時間ゼロ)、stress(出力結果の劣化に関係)、およびaged(年単位で指定された時間間隔にわたった劣化)の結果を生成するために、Virtuoso ADE AssemblerまたはVirtuoso ADE Explorerで信頼性解析を実行したことがあるかもしれません。

IC6.1.8 ISR12およびICADVM18.1 ISR12以降、Virtuoso ADE Verifierは実装階層で信頼性出力もサポートしていることを知っていただければ幸いです。これらの出力を使用して、検証計画に従って、ある期間にわたる設計の劣化と性能を検証することができます。

しかし、これらの出力はどのように有効化または選択されるのでしょうか?答えは Virtuoso ADE Verifier Preferences フォームにあります。Virtuoso ADE AssemblerまたはVirtuoso ADE Explorerで信頼性解析を有効にすると同時に、Virtuoso ADE Verifierにて、結果を表示したい出力のタイプに対応する設定を選択するだけです。これらの設定は環境変数を使用して制御できるため、さらに使いやすくなっています。

Virtuoso ADE Verifierに信頼性の結果を追加するときは、最終的な検証結果に本当に不可欠なものを呼び出すことを重視するのが重要です。信頼性シミュレーションは大量のデータを作成する傾向がありますが、Virtuoso ADE Verifierでこの情報を使用する場合は、検証に必要なデータのみに焦点を当てることが重要です。信頼性出力に関連する設定を使用することで、信頼性結果をフィルタリングして必要な部分のみを表示できます。たとえば、freshやstressの結果は表示したくないが、agedでの10年後の結果のみに焦点を当てたい、といった場合です。

Virtuoso ADE Verifierの実装に「fresh」、「stress」、および「aged」すべてのテストの信頼性出力を有効にする設定を選択すると、次の画像のような出力が表示されます。

Virtuoso ADE Verifierの信頼性は、Virtuoso ADE Assemblerで指定された「Single Run, Sweeps and Corners」と「Monte Carlo Sampling」の両方のシミュレーション手法をサポートします。「1 + N」および「N + N」マッピングフローを含むモンテカルロサンプリング法を使用して実行されたシミュレーションは、次の画像のような信頼性出力を表示します。

  

「1+ N」モードでは、モンテカルロによる変動は「stress」と「aged」の両方のシミュレーション結果に適用されます。一方、「N + N」モードでは、経年劣化を計算するために、最初に単一のstressシミュレーションが実行されます。このシミュレーションは、agingのモンテカルロ解析中にプロセス変動とともに再利用されます。

さらに、実装を定義するためにRun Plan実行モード内の信頼性解析をVirtuoso ADE Verifierで使用することもでき、以下の画像のように、各Run Planにはそのテストに応じたOutput ValuesやStatistical Valuesが定義された独自の信頼性テストを設定することができます。

最終的に、Virtuoso ADE Verifierで信頼性を有効にしたフローを実行すると、次の画像のような信頼性の実装結果が確認できると思います。

Virtuoso ADE Verifierの信頼性解析フローを試して理解したい場合は、ケイデンスサポートポータルのReliability in Virtuoso ADE Verifierのビデオをご覧ください。

関連リソース

 プロダクト・マニュアル Virtuoso ADE Verifier User Guide
 ビデオ

Reintroducing Virtuoso ADE Verifier

Mixed-Signal Design Verification with Virtuoso ADE Verifier and vManager

 Rapid Adoption Kits

IC6.1.8: Virtuoso ADE Verifier (英語版/日本語版)

Virtuoso ADE Explorer and Virtuoso ADE Assembler (英語版/日本語版)

Setup Library Assistant in Virtuoso ADE Assembler and Virtuoso ADE Verifier (英語版/日本語版)

Virtuoso ADE Assembler Run Plan Assistant (英語版/日本語版)

 ブログ

Virtuosity: In the Line of Veri-Fire - Episode 5

Virtuosity: In the Line of Veri-Fire - Episode 4

Virtuosity: In the Line of Veri-Fire - Episode 3

Virtuosity: In the Line of Veri-Fire - Episode 2

Virtuosity: In the Line of Veri-Fire - Episode 1

Virtuoso Video Diary: The Next Big Thing — Virtuoso ADE Verifier Teams Up with vManager

Virtuosity: Virtuoso ADE Verifier in IC6.1.8 and ICADVM18.1 – Better, Faster, Further!

 Training Bytes

Virtuoso ADE Verifier S1: Setup, Run, and View Verification Results

Virtuoso ADE Verifier S2: Reference Flow and Analog Coverage Using the Setup Library Assistant

ADE Verifier – vManager Connection (Video Channel)

Analog Coverage Using the Setup Library Assistant in the ADE Verifier (Video Channel)

Cadence Online Support日本語ページ ADE日本語資料

ケイデンスの回路設計製品やサービスに関する情報は、www.cadence.comをご参照ください。

お問い合わせ

ご質問や一般的なフィードバック、または今後のブログ・トピックのご提案は、日本ケイデンス フィールド・マーケティング部cdsj_info@cadence.comまでメールでお問い合わせください。

Happy reading, and stay safe!

Harsh Gupta

Rashmi Girdhar

Translator: Hokuto Maeda

Virtuosityについて

Virtuosityは、長い間に渡って最も閲覧され、評価されてきたブログシリーズです。このシリーズは、あまり知られていないものの、非常に便利なソフトウェアやドキュメントの改善を前面に出し、Virtuosoのエキサイティングな新製品にも光を当てています。従来からのブロガーやエキスパートによる情報発信に加え、Virtuosoに関連するトピックを広く網羅することで新次元の情報を提供し、そしてさらにそれらを発展させていきます。最新のVirtuosityの投稿に関する通知を受け取るには、Subscribeをクリックしてページ上部にあるSubscriptionsボックスにアクセスし、emailアドレスを入力してSUBSCRIBE NOWをクリックしてください。Subscription 設定手順の詳細は、Article (20493886) Title: 日本語ブログ「カスタムIC/ミックスシグナル Blogs」 Subscription 設定手順 をご参照ください。