PCIe開発の歴史: バージョン6への移行

PCIe（Peripheral Component Interconnect Express）は、初期のPCIバスのアップグレードバージョンです。PCIはIntelによって開発され、1992年に発売されました。これは、初期のPCで特別な方法で使用されていた古い低速バスに取って代わりました。PCIは主に32ビットバスですが、64ビットもサポートしています。最も重要な点は、パラレルバスであるということです。現在、PCIには歴史的な意味しかなく、使用しなくなったため、ここでは繰り返しません。

2004年、IntelエンジニアのグループがArapahoワーキンググループを結成し、新しい規格開発を開始しました。その後、他の企業も徐々にこのグループに加わりました。この規格は、PCI Express（PCIe）として最終的に落ち着く前に、何度か名前が変更されました。PCIeは、いくつかの点でPCIの後継でありますが、他の点では、完全に異なるタイプになります。特に、PCIeはシリアルバスであり、PCIの古いパラレルインターフェイス（および、その時代の他ほとんど全てのバス）よりもオンボードネットワークに似ています。

初期の規格であるPCIe 1.0aのデータレートはチャネルあたり250MB/秒で、合計レートは2.5GT/秒（ギガビット/秒）でした。他のシリアルバスと同様に、パフォーマンスは通常、追加のビットを「データ」としてカウントしないように、1秒あたりの転送数で測定されます。PCIe 1.0aは、8b/ 10bエンコーディング方式を使用していたため、送信されたビットの80％のみが実際の「データ」です。追加ビットには2つの主な機能があります。まず、シリアルインターフェイスが、クロックを回復するのに十分なクロック遷移が常に存在することを保証します。そして、正味DC電流がないことを保証します。

その後、規格への定期的なアップグレードが行われ、転送速度が高くなりました。PCIeは主にIntelプロセッサをベースにしたPCやサーバーで使用されているため、実際には、IntelがPCIeを使用するプロセッサをリリースした後、新しい規格が施行されました。標準進化の全体的な概念は、その時点で主流のプロセスノードで達成できる伝送速度を選択することです。ただし、PCIeアプリケーションは非常に一般的であるため、基盤となるアーキテクチャに関係なく、高性能のペリフェラルバスを必要とするほとんどの設計で使用されます。たとえば、PCIe仕様は、 Arm Server Base System Architecture Specification で指定されています。

2007年に導入されたPCIe 2.0は、転送速度を2倍にしましたが、同じエンコード方式を使用していました。

2010年に導入されたPCIe 3.0は、はるかに効率的な128b/130bエンコード方式に変更され、既知のバイナリ多項式スクランブリング機能が追加されて、0と1のクロックリカバリのバランスが取れており、DCバイアスがありません。また、転送速度も大幅に向上しました。16レーンのPCIe 3.0インターフェイスの転送速度は最大15.7GB/秒です。ただし、実際には、デザインにそのような帯域幅が必要な場合は、PCIe 4.0にアップグレードする方が簡単です。今日、PCIe 3.0は、出荷デバイスで最も広く展開されているPCIeのバージョンです。たとえば、Google TPUバージョン3はPCIe 3.0を使用しており、現在のUSB4規格はPCIe 3.0に基づいています。これは、少し衝撃的に聞こえるかもしれませんが、PCIeが規格として承認されてから主流になるまでに10年近くかかりました。これはクレジットカードの問題に少し似ています： 商店は、多くの人がクレジットカードを所有するまでは面倒なクレジットカード支払いを受け入れたがらず、人々は、多くの商店がクレジットカード支払いを受け入れるまではクレジットカードを所有したがりませんでした。

PCIe 4.0は、同じ128b/130bエンコード方式を維持しましたが、転送速度は再び2倍の16GT/秒になりました。ケイデンスは、PCIe 4.0に準拠したIPを備えています。私のブログ投稿として、2016年の   Interoperability is the Only Way to Prove Standards Compliance  および2019年の  PCIe Gen 4: It's Official, We're Compliant  を参照してください。PCIeのもう1つの重要な側面は、他のプロトコルが基本的な転送メカニズムとPHYに基づいて構築されていることです。たとえば、私のブログ  16Gbps SerDes Multiprotocol Multilink PHY IP  を参照してください。または、具体的な例については、同じくブログ  CCIX Is Pronounced C6  を参照してください。CXLはPCIeも装備されています。これらの投稿から推測できるように、PCIe 4.0は現在の設計の主流です。IntelのTiger Lakeモバイルプロセッサは、AMDのZen2 CPUシリーズと同様に、PCIe 4.0をサポートしています。これにより、SSDコントローラーやネットワークなど、あらゆる種類の周辺機器チップに魅力的であり、ノックオン効果により、他の非x86システムにも魅力的です。

PCIe 5.0の設計作業は、32GT/秒のパフォーマンスですでに開始されています（規格は2019年5月に承認されました）。また、64GT/秒のパフォーマンスを備えたPCIe 6.0（最終規格はまだ承認されていません）はPAM4シグナリングが使用されます。これは4つの電圧レベルを提供するため、クロックサイクルあたり2ビットです。ケイデンスは、112G SerDesのPAM4シグナリングに関する豊富な経験を持っています。私のブログ  The World's First Working 7nm 112G Long Reach SerDes Silicon  と  Signal Integrity for 112G  を参照してください。

この記事の残りの部分では、設計とIPの観点から主流であるPCIe 4.0および5.0バージョンに焦点を当てます（また、将来の6.0バージョンについても少し説明します）。

PCIe Version 4.0, 5.0, and 6.0

ますます多くのシステムアップグレード、市場に出回る製品の増加につれ、PCIe 5.0のアプリケーションは加速しています。そうは言っても、PCIe 3.0および4.0は依然として最も成熟したPCIeインターフェイスであり、さまざまなI/Oユースケースの主要な相互接続形式として、多数のアプリケーションに広く展開されています。上で述べたように、PCIe 6.0は待ち構えており、すでに多くの関心を集めています。

明らかに、PCIeの各世代はより高いパフォーマンスを発揮しますが、これはデータシートに記載されているだけの数字ではなく、より強力なアプリケーションを実現することもできます。

• イーサネットの場合、PCIe 4.0は100Gおよび200Gに使用できます。PCIe 5.0は、現在利用可能な最大400Gを採用しています。そして将来的には、PCIe6.0はそれを最大800Gに増やす予定です。
• ソリッドステートディスク（SSD）の場合、PCIe 4.0は最大約7000MB/秒の転送速度を可能にします。PCIe 5.0は最大約14GB/秒、PCIe 6.0はさらに最大28GB/秒の転送速度を実現します。
• 人工知能（AI）と機械学習（ML）は大量のデータを送信する必要があり、PCIeインターフェイスがボトルネックになります。これは、自動運転、医用画像、ゲノムシーケンス、データマイニングなど、ほとんどすべてのアプリケーションに当てはまります。トレーニング/推論がCPU、GPU、FPGA、またはGoogleのTPUなどのASIC/SoCに実装されているかどうかにかかわらず、ボトルネックはPCIeです。
• ストレージクラスのメモリには、PCIe 5.0およびPCIe 6.0の高い性能が必要です。詳細については、私のブログ  Persistent Memory: We Have Cleared the Tower  を参照してください。
• 自動車分野では、現在のADAS（先進運転支援システム）はPCIe 4.0を使用していますが、将来の自動運転では、すべてのカメラ、レーダー、LIDARを処理するためにより高いパフォーマンスが必要になります。
• AWS、Microsoft Azure、Google Cloudなどの企業がクラウドコンピューティングに使用するハイパースケールデータセンターは、特にメインCPU（Intel、AMD、またはArm）とアクセラレーター間の接続（NVIDIA GPUやXilinx /Intel FPGAなど）を実現するために、利用可能なすべての帯域幅を最大限に活用できます。

Learn More

HPC、クラウド、AI/ML、ストレージ、モバイル、および自動車アプリケーションをサポートするPCIe用のケイデンスコントローラーとPHY IPの詳細については、PCI Express IP の製品ページを参照してください。

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

Author: Paul McLellan

Translator: Takuya Moriya

このブログ("Breakfast Bytes") の英語版はこちらより