• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. RF /マイクロ波設計
  3. μWaveRiders:成功するAWR Design Environmentでの設計 - レイアウトと部品ライ…
RF Design Japan
RF Design Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
RF Simulation
Circuit simulation
AWR Design Environment
awr
Component library
Layout
microwave office
japanese blog
Visual System Simulator(VSS)

μWaveRiders:成功するAWR Design Environmentでの設計 - レイアウトと部品ライブラリ

18 Dec 2022 • 1 minute read

 Team RF "μWaveRiders" ブログシリーズはCadence AWR RF製品のためのショーケースです。月ごとの話題は、Cadence AWR Design Environmentのリリースのハイライト、機能ビデオとスポットライト、ソフトウェアのヒント、コツ、カスタマイズによって異なります。 最新のμWaveRidersのブログ投稿についてのメール通知を受け取りたい方はSubscribe をして下さい。

新しい設計を開始するときは、設計サイクルの後半で発生する可能性がある問題を防ぐために、設計に関する推奨事項を検討する時間を取ることが重要です。この新しい設計を開始するためのガイドラインを 2 部構成でまとめたものは、Cadence AWR Design Environment プラットフォームサポートの設計に関する長年の経験の成果です。ユーザーインターフェイス、解析、レイアウト、およびライブラリ構成に関する設計前の決定は、効果的で効率的なAWR 設計の基礎を築きます。このブログ、第 2 部では、設計者が設計を開始する前に注意すべきレイアウトと部品ライブラリの考慮事項について説明します。

レイアウトの考慮事項

  • データベース解像度の決定:プロセスを設定する場合、データベース解像度は重要です。このステップは、プロセス開発キット (PDK) を使用する設計者向けに自動化されています。データベース単位は、レイアウトの最小精度単位として定義されます。AWR Design Environment プラットフォームのすべてのレイアウト座標は、1nm の解像度で保存されます。しかし、ほとんどのプロセスは 1nm の形状を扱えないため、データベースの解像度により、レイアウトの精度をプロセスの精度と一致させることができます。プロセスのデータベース解像度を設定するには、Options > Layout Options を選択して、Layout Options ダイアログボックスのLayoutタブを開きます。Grid Optionsで、Grid to modify から LPF を選択し、Edit Grid をクリックしてOptions - LPFダイアログボックスを表示します。Unitsをクリックして、Database SizeのためにLengthのMultiplierを指定します。 次に、Gridsをクリックして、Database SizeのSpacing を指定します。

  • スナップオプションの設定: スナップ機能は、さまざまな方法でレイアウトセルの面を接続します。スナップオプションを設定するには、Options > Layout Options を選択して、Layout Options ダイアログボックスのLayoutタブを開きます。Layout Cell Snap Options で、適切なSnap togetherオプションを選択します。複雑なレイアウトには、自動スナップではなく手動スナップを使用することをお勧めします。
    •  Auto snap on parameter changes:レイアウトに影響するパラメータが変更された後、自動的にスナップ操作を実行します。このモードは単純なレイアウトには適していますが、より複雑な回路、特に閉ループのある回路では問題が発生する可能性があります。このモードを使用する場合は、通常、アンカーとフリーズ機能を使用して、レイアウトのスナップを制御する必要があります。これらの設定にアクセスするには、レイアウトオブジェクトを右クリックし、Shape Propertiesを選択して [セル オプション - レイアウト] ダイアログ ボックスを開きます。スナップ コマンドは、アンカーされたオブジェクトから開始し、フリーズされたオブジェクトは移動しません。
    •  Manual snap for all objects:Edit > Snap Objects > Snap Together を選択した場合にのみ、レイアウト内のすべてのオブジェクトをスナップします。このモードは、いつスナップするかを自分で決定するため、自動スナップよりも制御されます。ただし、複雑なレイアウト、特に閉じたループで同じ問題が発生します。このモードを使用する場合は、通常、アンカーとフリーズ機能を使用して、レイアウトのスナップを制御する必要があります。これらの設定にアクセスするには、上記を参照してください。
    •  Manual snap for selected objects only:Edit > Snap Objects > Snap Together を選択した場合にのみ、レイアウト内の選択されたオブジェクトをスナップします。このモードでは、すべてのレイアウトオブジェクトが一緒にスナップされるわけではなく、選択したオブジェクトのみがスナップされ、ほとんどの制御が提供されます。

  • Inset Faces: 一部の設計では、セル間の接続はピンではなく面で行われます。レイアウトオプションが十分に理解されていないと、セルを回転させたときにレイアウトにギャップが生じる可能性があります。レイアウトシステムは図形をグリッドに置くため、図形が 0、90、180、または 270 度以外で回転すると、図形の点が丸められます。この丸めこみにより、レイアウトに非常に小さなギャップが生じる可能性があります。Auto Face Inset機能は、接続面を自動でインセットして接続点でオーバーラップを作成することにより、この問題を修正します。初期値を選択した後は、レイアウト全体を再接続する必要がないように変更しないでください。auto face insetを設定するには、Options > Layout Options を選択して、Layout Options ダイアログボックスのLayoutタブを開きます。Auto face insetで、適切なオプションを選択します。

  • Selecting Cell Library Properties: When to save cells with the project?オプションのような、Cell Library Propertiesダイアログ ボックスのオプションに精通していることは重要です。 このオプションにアクセスするには、レイアウトマネージャでライブラリ名を右クリックし、Propertiesを選択して Cell Library Propertiesダイアログ ボックスを開きます。
     
    • プロジェクトでライブラリを作成する場合、利用可能な唯一のオプションはAlwaysです。プロジェクト内のすべてのライブラリセル (使用済みおよび未使用) を保存します。
    • プロジェクトにライブラリをインポートする場合、In Use(使用中) がデフォルトです。プロジェクトの回路図レイアウトで使用されるライブラリセルのみが保存されます。リンクされたライブラリにアクセスできる場合、そのライブラリのすべてのセルを使用できます。
    •  Never はプロジェクト内にセルを保存しません。PDK に含まれるセルを使用する場合に便利で、常に PDK から最新のセルを利用できるようにします。
  • 設計のエクスポート: レイアウトをエクスポートする予定がある場合は、レイアウト オプションを理解することが重要です。プロジェクトの開始時にこれらのオプションを選択する必要はありませんが、テープアウトの前に検討する必要があります。
  • レイアウトのエクスポートオプションを設定するには、Options > Layout Options を選択して、Layout Options ダイアログボックスのExport/LPFタブを開きます。Layout Export Optionsで、次のようにオプションの適切な組み合わせを選択します。

    • Union layout shapesとSubcircuits as instancesが選択されない場合:サブサーキットレイアウト インスタンスはフラット化されますが、アートワークセルはフラット化されず、統合されません。
    • Union layout shapesが選択され、Subcircuits as instancesが選択されない場合:サブサーキットレイアウトインスタンスはフラット化されますが、アートワーク セルはされません。回路図レイアウトインスタンス (アートワークセルを除く) は結合され、各アートワークセル内のオブジェクトのみが個別に結合されます。
    • Union layout shapesは選択されず、Subcircuits as instancesが選択される場合:サブサーキットとアートワーク セルはインスタンスとしてエクスポートされます (フラット化されません)。
    • Union layout shapesとSubcircuits as instancesが選択される場合:サブサーキットとアートワーク セルはインスタンスとしてエクスポートされ (フラット化されません)、サブサーキット内の要素のみが結合されます。

  • 重複する可能性のあるセル名に対処するために、適切なArtwork instance export options オプションを選択します。
    • Do not change cell names: 異なるライブラリに複数の同じ名前のセルがある場合、インスタンスの 1 つだけが GDSII ファイルに書き込まれます。
    • Append number to duplicates: 複数の同じ名前のセルを 1 つの GDSII ファイルに書き込むことができます。先に書き込まれたセル名には"_n"が追加されます。n は連番です。
    • Append lib name to duplicates: 複数の同じ名前のセルを 1 つの GDSII ファイルに書き込むことができます。先に書き込まれたセル名には"_library"が追加されます。ここで library はセルインスタンスの元のライブラリ名です。
    • Append lib name to all: 複数の同じ名前のセルを 1 つの GDSII ファイルに書き込むことができます。すべてのセル名には"_library"が追加されます。ここで、 library はセルインスタンスの元のライブラリ名です。
  • パラメータ化されたセル(PCell)から描画されたオブジェクトに対して、適切なLayout cell export optionsオプションを選択します。
    • Export flattened: PCells をフラット化してエクスポートします。
    • Export all as instances: PCellインスタンスごとに個別のGDSIIまたはDXFセルとして、すべてのPCellをインスタンスとしてエクスポートします。
    • Export specified as instances: Select cells to export as instanceボタンをクリックした後に選択したPCells のみをエクスポートします。
  • エクスポートしたアートワークの場所にテキストファイルを保存するには、Write layout cell parameter mapオプションを選択します。テキストファイルは、個々のPCell とそれらが使用するインスタンスをマップします。

部品ライブラリの考慮事項

  • ライブラリの作成と管理の決定: AWR Design Environment プラットフォームで使用可能な部品を拡張する場合は、ベンダーライブラリの管理アプローチを決定します。PCB 設計を作成するには、通常、設計を適切に作成するために、モデル、レイアウトセル、シンボルなどのベンダーの部品を購入して読み込む必要があります。AWR Design Environment プラットフォームには、Elements Browser にベンダーの部品ライブラリが含まれています。このデータはベンダーの Web サイトから収集されたものであり、使用前にベンダーによって最新のものかどうか確認する必要があります。 

Translator: Tsutomu Sugawara


関連するリソース

ブログ

  • μWaveRiders:成功するAWR Design Environmentでの設計 - UI と解析
  • μWaveRiders:Cadence AWR Design Environment グラフのメジャメントのヒントとコツ
  • μWaveRiders:Cadence AWR Design Environment グラフ表示のヒントとコツ
  • μWaveRiders:Cadence Microwave Office レイアウトのヒントとコツ
  • μWaveRiders:Cadence AWR Design Environment の高度なカスタマイズのヒントとコツ
  • μWaveRiders:Cadence AWR Design Environment のカスタマイズのヒントとコツ
  • μWaveRiders:Cadence AWR Design Environment 回路図/システムダイアグラムのヒントとコツ
  • μWaveRiders:Cadence AWR Design Environment/プロジェクトブラウザのヒントとコツ
  • μWaveRiders:Cadence AWR Design Environment プロジェクト管理のヒントとコツ

製品の仕様

  • AWR Design Environment プラットフォーム


お問い合わせ

ご質問や一般的なフィードバック、または今後のブログ・トピックのご提案は、日本ケイデンス フィールド・マーケティング部 cdsj_info@cadence.com までメールでお問い合わせください。 

© 2025 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Privacy
  • Cookie Policy
  • US Trademarks
  • Do Not Sell or Share My Personal Information