Community

Blogs
Forums
Resources

Latest Forum Posts

Visit the User Forums »

Latest Blog Posts

Breakfast Bytes: Sunday Brunch Video for 17th January 2021

Paul McLellan

https://youtu.be/mKoW8ji9_g8 Made in my kitchen (camera Ziyue Zhang) Monday: Young People Program at DATE 2021 Tuesday: IEDM Opening Keynote Wednesday: Cadence/Arm Event on Optimizing High-End Arm Processors in Advanced Nodes Thursday: Update: Achron...
- 17 Jan 2021
Breakfast Bytes: Offtopic: How to Make Spatchcock Chicken Under a Brick

Paul McLellan

It's Martin Luther King Day on Monday. Cadence is off. Breakfast Bytes will not appear. And, as is traditional, I go completely off-topic the day before a break. In the past, a lot of novelty in eating came from going to restaurants. But I haven&...
- 15 Jan 2021
RF /マイクロ波設計: 2020年の日本語のCadence AWRソフトウェアに関するウェビナーコレクションを公開

RF Design Japan

AWRソフトウェアは、高周波設計のソリューションを紹介するために定期的にウェビナーを開催しています。次の2020年のウェビナーがAWRソフトウェアWebinarにまとめられました。 https://events.cadence.com/d/8jq7xh Allegroと連携！お客様のレイアウト検証を効率的にするAWR設計環境 AWRソフトウェアの紹介-高周波の設計・検証を高精度に実現する設計環境 AWR バージョンV15でリリース！設計をさらに効率化・高速化！ AWR設計環境の...
- 14 Jan 2021
カスタムIC／ミックスシグナル: Spectre Tech Tips: Spectre Xの分散シミュレーションを使用したパフォーマンスと容量の向上

Custom IC Japan

マルチスレッド/マルチコアシミュレーションのサポートは、長年にわたってSpectreで利用でき、ユーザーは、複数のコアを備えたひとつのマシンで、TRANやHBなどの単体の解析を実行できます。ただし、先端プロセスノードを使用したデザインをシミュレートすると、特にポストレイアウトの寄生容量が含まれている場合に、パフォーマンスと容量の問題が発生する可能性があります。 Spectre Xでは、マルチスレッドシミュレーションの拡張として、異なるマシンのコアを使用した分散シミュレーションが導入されました。分...
- 14 Jan 2021
Breakfast Bytes: Update: Achronix, SolarWinds, Wikipedia, US Fabs

Paul McLellan

This is another of my occasional update posts, where I revisit some older posts and update them with recent developments, but where there isn't really enough new information to justify a whole new blog post. Achronix Achronix last appeared in Bre...
- 14 Jan 2021
RF /マイクロ波設計: μWaveRiders:Cadence AWR Design Environment V15.03 ソフトウェアのリリースをハイライト

RF Design Japan

Team RF "μWaveRiders" ブログシリーズがCadence AWR RF製品のためのショーケースとしてデビューします。月ごとの話題はCadence AWR Design Environmentのリリースのハイライト, 機能ビデオ, Cadenceの教育関係ネットワークのニュース,ソフトウェアのヒント, トリック, カスタマイズ, 機能のスポットライトの中で変わります。このシリーズの新しいブログに関する通知を受け取るために、Subscribe ...
- 14 Jan 2021
RF Engineering: μWaveRiders: Cadence AWR Design Environment V15.03 Software Release Highlights

TeamAWR

The Cadence AWR Design Environment V15.03 production release with many enhancements is available for download.
- 13 Jan 2021
カスタムIC／ミックスシグナル: Virtuosity: DSPF Virtuoso EMIR解析フローのデビュー

Custom IC Japan

読者のみなさん、こんにちは！設計エンジニアの生産性を継続的に改善することは、ケイデンスが従う戦略の中心であり、プロダクト全体でさまざまな革新と改善された機能をもたらしました。ケイデンスはまた、設計エンジニアがさまざまなプロダクト内でソリューションを活用および再利用できるようにする方法にも積極的に焦点を当てており、それによって設計フローを可能な限り効率化しています。最近、ケイデンスは、アナログ・サインオフEMIR用に 'DSPF Virtuoso EMIR解析フロー' を導入す...
- 13 Jan 2021
System, PCB, & Package Design : BoardSurfers: How to Add Fanouts Using Standard Via Structures

avijeet

An increase in design complexity has forced designers to take novel approaches to meet routing challenges. Long back, designers used to group objects (vias, clines, or shapes) and copy-paste them in the design to reuse routing. The obvious drawback w...
- 13 Jan 2021
Breakfast Bytes: Cadence/Arm Event on Optimizing High-End Arm Processors in Advanced Nodes

Paul McLellan

On January 21 from 8:00am to 11:00am (PST), Cadence and Arm are presenting a joint CadenceCONNECT event Building Arm Compute with Cadence Digital Full Flow for Best PPA. Of course, it will be a virtual event, although there will be live Q&A after...
- 13 Jan 2021
PCB設計／ICパッケージ設計: 2021年1月リリース、Cadence OrCAD / Allegro17.4-2019 HotFix SPB17.40.013の新機能ハイライト

SPB Japan

OrCAD® および Allegro® の 17.4 HotFix 013 (QIR 2、アプリケーションのスプラッシュ画面では ”2021” と示されています) の更新プログラムがCadence Downloadsにリリースされました。このブログ記事では、この更新プログラムにアクセスするための重要なリンクと、主な変更や新機能についての概要をご紹介します。 OrCAD / Allegro 17.4 (SPB174) 以下は主要なリストとその簡単な概要...
- 13 Jan 2021
カスタムIC／ミックスシグナル: Virtuoso Meets Maxwell: 精度を満足させるための階層的な電磁界モデリング

Custom IC Japan

'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC...
- 12 Jan 2021
System, PCB, & Package Design : IC Packagers: Exciting New Updates and Reasons to Move to 17.4 Hotfix 013

Tyler

Welcome to a brand-new year, everyone! As we welcome in 2021, we also welcome the next major update to the 17.4 Allegro platform release in the form of QIR2 (hotfix 13). These new updates are exciting for many reasons. Of course, they bring bug fixes...
- 12 Jan 2021
Breakfast Bytes: IEDM Opening Keynote

Paul McLellan

At IEDM in December, the opening keynote (technically "Plenary 1") was by Sri Samevadam of imec. His presentation was titled Towards Atomic Channels and Deconstructed Chips. He presented imec's view of the future of semiconductors going forward, both...
- 12 Jan 2021
カスタムIC／ミックスシグナル: Start Your Engines: Electrical信号からReal Numberへの変換のためのミックスシグナル・モデリングの方法

Custom IC Japan

Cadence® Spectre® AMS Designer は、高いパフォーマンスのミックスシグナル・シミュレーション・システムです。複数エンジンの使用や、さまざまなプラットフォームから実行できる機能により、ミックスシグナル・デザイン検証を「活性化」し、市場競争でチェッカーフラッグを受けることができます。Start Your Enginesブログ・シリーズは、シミュレーションのパフォーマンスをチューンアップし、生産性向上に役立つヒントと洞察を提供します。 Bonjou...
- 11 Jan 2021
Breakfast Bytes: Young People Program at DATE 2021

Paul McLellan

Are you a young person? Are you doing a PhD? Then you should know that Cadence is sponsoring the Young People Program (YPP) at DATE 2021. Not surprisingly, this is being driven by the European part of the Cadence Academic Network. Anton Klo...
- 11 Jan 2021
Breakfast Bytes: Sunday Brunch Video for 10th January 2021

Paul McLellan

https://youtu.be/gt4GiLtoJ4M Made at Castle Rock Park (camera Ziyue Zhang) Monday: DATE 2021: A Virtual Event in the First Week of February Tuesday: The Biggest Security Breach Ever Wednesday: Breakfast Nibbles 2021: Predictions for the Year, part 1 ...
- 10 Jan 2021
System, PCB, & Package Design : Cadence OrCAD and Allegro 17.4-2019 HotFix SPB17.40.013 is Now Available

AllegroReleaseTeam

The HotFix 013 (QIR 2, indicated as 2021 in the application splash screens) update for OrCAD® and Allegro® is now available at Cadence Downloads. This blog post contains important links for accessing this update and introduces some of the mai...
- 8 Jan 2021
Breakfast Bytes: Breakfast Nibbles 2021: Predictions for the Year, part 3

Paul McLellan

The first part of my predictions for 2021 was two days ago, and the second part was yesterday. Process Everything in the first two posts has been driven by markets, not the basic technology. But the semiconductor industry's dynamo is the process ...
- 8 Jan 2021
PCB設計／ICパッケージ設計: (P)SpiceItUp: PSpice A/Dを用いた設計の検証と最適化

SPB Japan

PSpice® A/Dは、OrCAD®およびAllegro®ツールと統合が可能なフル機能のアナログ／ミックスシグナル用シミュレーターです。PSpice A/Dを用いることで、デザインの機能と信頼性を向上させ、フィルター、アンプ、リニア、スイッチモード電源などの設計コンポーネントの電気的性能を検証することもできます。これにより、高周波システムから低電力ICに至るまでのデザインを調査およびテストできます。それだけでなく、リニアおよびミックスシグナル設計に対して厳密な検証およ...
- 7 Jan 2021
Verification: Higher FLASH Throughput for Your Next SoC Design

Chetans

Memory is an important part of every electronic system, still it is increasingly becoming a performance bottleneck. While NAND flash is primarily important in consumer and computing applications, there was no standard to help designers integrate NAND...
- 7 Jan 2021
Breakfast Bytes: Breakfast Nibbles 2021: Predictions for the Year, part 2

Paul McLellan

The first half of my predictions for 2021 was yesterday. You should probably start there if you ended up here without having read it. Automotive This seems like this is going to be the year that autonomous vehicles start to go somewhat mainstream. No...
- 7 Jan 2021
Breakfast Bytes: Breakfast Nibbles 2021: Predictions for the Year, part 1

Paul McLellan

It's 2021 finally. Although 2020 was actually a good year for the semiconductor industry, and for Cadence in particular, for many it was not (such as my daughter, son-in-law, and daughter-in-law, who all work in some way in food and beverage). So let...
- 6 Jan 2021
Breakfast Bytes: The Biggest Security Breach Ever

Paul McLellan

Over the Christmas break, the biggest security breach ever came to light. It is assumed to be instigated by a foreign entity. As you know, my security go-to guy is Bruce Schneier. See for example my posts RSA: Bruce Schneier or Encryption: Why B...
- 5 Jan 2021
Digital Design: All You Need to Know about Application Engineering in EDA

Pankaj Khandelwal

"How many tape-outs have you done?"

asked the design manager of a semiconductor company. My colleague and I were on a call with him to walk him through an implementation training agenda. He further explained the intent of the question

“I am looking for trainer who has hands-on experience in implementing design. I want the training to be more design challenge oriented rather than just talking about command and…
- 4 Jan 2021

Cadence Guidelines

Community Guidelines

The Cadence Design Communities support Cadence users and technologists interacting to exchange ideas, news, technical information, and best practices to solve problems and get the most from Cadence technology. The community is open to everyone, and to provide the most value, we require participants to follow our Community Guidelines that facilitate a quality exchange of ideas and information. By accessing, contributing, using or downloading any materials from the site, you agree to be bound by the full Community Guidelines.