• Home
  • :
  • Community
  • :
  • Blogs

Blogs

Cadence Community
Cadence Community
  • Site
  • Community Search
  • User
Cadence Members

Login with a Cadence account.

LOG IN

Not a member yet?

Register | Membership benefits
Subscriptions

Get email delivery of the Cadence blog featured here

  • All Blog Categories
  • Breakfast Bytes
  • Cadence Academic Network
  • Cadence Support
  • Custom IC Design
  • カスタムIC/ミックスシグナル
  • 定制IC芯片设计
  • Digital Implementation
  • Functional Verification
  • IC Packaging and SiP Design
  • Life at Cadence
  • The India Circuit
  • Mixed-Signal Design
  • PCB Design
  • PCB設計/ICパッケージ設計
  • PCB、IC封装:设计与仿真分析
  • PCB解析/ICパッケージ解析
  • RF Design
  • RF /マイクロ波設計
  • Signal and Power Integrity (PCB/IC Packaging)
  • Silicon Signoff
  • Spotlight Taiwan
  • System Design and Verification
  • Tensilica and Design IP
  • Whiteboard Wednesdays
  • Archive
    • Cadence on the Beat
    • Industry Insights
    • Logic Design
    • Low Power
    • The Design Chronicles
  • Custom IC Japan
    Virtuosity: Conserve Power—パワーインテントのインポートとエクスポート
    By Custom IC Japan | 18 Jan 2021
    Conserve Powerは、ローパワー検証の世界を垣間見ることができるブログ・シリーズです。デザインのパワーインテントを指定し管理することができるVirtuoso Power Managerの機能と可能性をご紹介します。今後のこのミニ・シリーズの投稿にご注目ください。 これまでの Conserve Power ブログ・シリーズで、デザインにおける電力関連の問題を明らかにするためのVirtuoso Power Managerの重要性を理解して認識していただけたと思いますが、まだ終わりではありません...
    0 Comments
    Tags:
    Virtuoso Schematic Editor | virtuoso power manager | Conformal Low Power | VPM | Supply States | 1801 | setup | Virtuoso | Virtuosity | ICADVM20.1 | UPF | japanese blog | IEEE | mixed-signal design | Liberty | Custom IC Design | power domains
  • Paul McLellan
    Sunday Brunch Video for 17th January 2021
    By Paul McLellan | 17 Jan 2021
    https://youtu.be/mKoW8ji9_g8 Made in my kitchen (camera Ziyue Zhang) Monday: Young People Program at DATE 2021 Tuesday: IEDM Opening Keynote Wednesday: Cadence/Arm Event on Optimizing High-End Arm Processors in Advanced Nodes Thursday: Update...
    0 Comments
    Tags:
    sunday brunch
  • Paul McLellan
    Offtopic: How to Make Spatchcock Chicken Under a Brick
    By Paul McLellan | 15 Jan 2021
    It's Martin Luther King Day on Monday. Cadence is off. Breakfast Bytes will not appear. And, as is traditional, I go completely off-topic the day before a break. In the past, a lot of novelty in eating came from going to restaurants. But I haven&...
    0 Comments
    Tags:
    offtop[ic | cooking
  • RF Design Japan
    2020年の日本語のCadence AWRソフトウェアに関するウェビナーコレクションを公開
    By RF Design Japan | 14 Jan 2021
    AWRソフトウェアは、高周波設計のソリューションを紹介するために定期的にウェビナーを開催しています。次の2020年のウェビナーがAWRソフトウェアWebinarにまとめられました。 https://events.cadence.com/d/8jq7xh Allegroと連携!お客様のレイアウト検証を効率的にするAWR設計環境 AWRソフトウェアの紹介-高周波の設計・検証を高精度に実現する設計環境 AWR バージョンV15でリリース!設計をさらに効率化・高速化! AWR設計環境の...
    0 Comments
    Tags:
    RF | RF Simulation | AWR Design Environment | awr | RF design | japanese blog
  • Custom IC Japan
    Spectre Tech Tips: Spectre Xの分散シミュレーションを使用したパフォーマンスと容量の向上
    By Custom IC Japan | 14 Jan 2021
    マルチスレッド/マルチコアシミュレーションのサポートは、長年にわたってSpectreで利用でき、ユーザーは、複数のコアを備えたひとつのマシンで、TRANやHBなどの単体の解析を実行できます。ただし、先端プロセスノードを使用したデザインをシミュレートすると、特にポストレイアウトの寄生容量が含まれている場合に、パフォーマンスと容量の問題が発生する可能性があります。 Spectre Xでは、マルチスレッドシミュレーションの拡張として、異なるマシンのコアを使用した分散シミュレーションが導入されました。分...
    0 Comments
    Tags:
    multithreaded simulation | ppn | Multi-Core | japanese blog | XDP | spectre x | Spectre X distributed simulation | multithreaded
  • Update: Achronix, SolarWinds, Wikipedia, US Fabs
    By Paul McLellan | 14 Jan 2021
    This is another of my occasional update posts, where I revisit some older posts and update them with recent developments, but where there isn't really enough new information to justify a whole new blog post. Achronix Achronix last appeared in Bre...
    0 Comments
    Tags:
    solarwinds | achronix | open source | darpa
  • RF Design Japan
    μWaveRiders:Cadence AWR Design Environment V15.03 ソフトウェアのリリースをハイライト
    By RF Design Japan | 14 Jan 2021
    Team RF "μWaveRiders" ブログシリーズがCadence AWR RF製品のためのショーケースとしてデビューします。月ごとの話題はCadence AWR Design Environmentのリリースのハイライト, 機能ビデオ, Cadenceの教育関係ネットワークのニュース,ソフトウェアのヒント, トリック, カスタマイズ, 機能のスポットライトの中で変わります。 このシリーズの新しいブログに関する通知を受け取るために、Subscribe ...
    0 Comments
    Tags:
    RF | RF Simulation | AWR Analyst | Circuit simulation | AWR Design Environment | awr | Analog Simulation | AWR Design Environment V15.03 | AWR AXIEM | RF design | AXIEM 3D Planar Simulator | japanese blog | AWR Design Environment release
  • Team RF
    μWaveRiders: Cadence AWR Design Environment V15.03 Software Release Highlights
    By Team RF | 13 Jan 2021
    The Cadence AWR Design Environment V15.03 production release with many enhancements is available for download.
    0 Comments
    Tags:
    RF | RF Simulation | AWR Analyst | Circuit simulation | AWR Design Environment | Analog Simulation | AWR Design Environment V15.03 | AWR AXIEM | RF design | AXIEM 3D Planar Simulator | AWR Design Environment release
  • Custom IC Japan
    Virtuosity: DSPF Virtuoso EMIR解析フローのデビュー
    By Custom IC Japan | 13 Jan 2021
    読者のみなさん、こんにちは! 設計エンジニアの生産性を継続的に改善することは、ケイデンスが従う戦略の中心であり、プロダクト全体でさまざまな革新と改善された機能をもたらしました。ケイデンスはまた、設計エンジニアがさまざまなプロダクト内でソリューションを活用および再利用できるようにする方法にも積極的に焦点を当てており、それによって設計フローを可能な限り効率化しています。最近、ケイデンスは、アナログ・サインオフEMIR用に 'DSPF Virtuoso EMIR解析フロー' を導入す...
    0 Comments
    Tags:
    Voltus-Fi | EMIR Analysis | ADE Explorer | Voltus-Fi-XL | MMSIM | DSPF | EMIR Extraction | Spectre | Quantus Extraction Solution | Virtuosity | ICADVM20.1 | analog design | japanese blog | signoff | Custom IC Design | Virtuoso Layout Suite | simulation | IC6.1.8 | ADE Assembler
  • avijeet
    BoardSurfers: How to Add Fanouts Using Standard Via Structures
    By avijeet | 13 Jan 2021
    An increase in design complexity has forced designers to take novel approaches to meet routing challenges. Long back, designers used to group objects (vias, clines, or shapes) and copy-paste them in the design to reuse routing. The obvious drawback w...
    0 Comments
    Tags:
    17.4-QIR2 | 17.4-2019 | Allegro PCB Editor
  • Paul McLellan
    Cadence/Arm Event on Optimizing High-End Arm Processors in Advanced Nodes
    By Paul McLellan | 13 Jan 2021
    On January 21 from 8:00am to 11:00am (PST), Cadence and Arm are presenting a joint CadenceCONNECT event Building Arm Compute with Cadence Digital Full Flow for Best PPA. Of course, it will be a virtual event, although there will be live Q&A after...
    0 Comments
    Tags:
    Genus | cortex-a78 | neoverse | Innovus | digital full flow | cortex-x1 | ARM
  • SPB Japan
    2021年1月リリース、Cadence OrCAD / Allegro17.4-2019 HotFix SPB17.40.013の新機能ハイライト
    By SPB Japan | 13 Jan 2021
    OrCAD® および Allegro® の 17.4 HotFix 013 (QIR 2、アプリケーションのスプラッシュ画面で は ”2021” と示されています) の更新プログラムが Cadence Downloads にリリースされました。このブログ記事では、この更新プログラムにアクセスするための重要なリンクと、主な変更や新機能についての概要をご紹介します。 OrCAD / Allegro 17.4 (SPB174) 以下は主要なリストとその簡単な概要...
    0 Comments
    Tags:
    PCB | 17.4 | OrCAD Capture | PSpiceA/D | PSPICE | PCB Editor | 17.4-2019 | Allegro System Capture | japanese blog | Pulse
  • Custom IC Japan
    Virtuoso Meets Maxwell: 精度を満足させるための階層的な電磁界モデリング
    By Custom IC Japan | 12 Jan 2021
    'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC...
    0 Comments
    Tags:
    Virtuoso Layout EXL | Virtuoso Meets Maxwell | Virtuoso System Design Environment | Virtuoso RF Solution | Electromagnetic analysis | EMX | Quantus Extraction Solution | RF design | ICADVM20.1 | japanese blog | Custom IC Design | VMM
  • Tyler
    IC Packagers: Exciting New Updates and Reasons to Move to 17.4 Hotfix 013
    By Tyler | 12 Jan 2021
    Welcome to a brand-new year, everyone! As we welcome in 2021, we also welcome the next major update to the 17.4 Allegro platform release in the form of QIR2 (hotfix 13). These new updates are exciting for many reasons. Of course, they bring bug fixes...
    0 Comments
    Tags:
    IC Packaging and SiP Design | 17.4 | Allegro Package Designer | 17.4-2019
  • Paul McLellan
    IEDM Opening Keynote
    By Paul McLellan | 12 Jan 2021
    At IEDM in December, the opening keynote (technically "Plenary 1") was by Sri Samevadam of imec. His presentation was titled Towards Atomic Channels and Deconstructed Chips. He presented imec's view of the future of semiconductors going forward, both...
    0 Comments
  • Custom IC Japan
    Start Your Engines: Electrical信号からReal Numberへの変換のためのミックスシグナル・モデリングの方法
    By Custom IC Japan | 11 Jan 2021
    Cadence® Spectre® AMS Designer は、高いパフォーマンスのミックスシグナル・シミュレーション・システムです。複数エンジンの使用や、さまざまなプラットフォームから実行できる機能により、ミックスシグナル・デザイン検証を「活性化」し、市場競争でチェッカーフラッグを受けることができます。Start Your Enginesブログ・シリーズは、シミュレーションのパフォーマンスをチューンアップし、生産性向上に役立つヒントと洞察を提供します。 Bonjou...
    0 Comments
    Tags:
    real number modeling | electrical to real conversion | AMS-Designer | Start Your Engines | analog/mixed-signal | mixed signal | japanese blog | mixed-signal verification
  • Paul McLellan
    Young People Program at DATE 2021
    By Paul McLellan | 11 Jan 2021
    Are you a young person? Are you doing a PhD? Then you should know that Cadence is sponsoring the Young People Program (YPP) at DATE 2021. Not surprisingly, this is being driven by the European part of the Cadence Academic Network. Anton Klo...
    0 Comments
    Tags:
    DATE | Cadence Academic Network | young persons programme | date 2021 | ypp
  • Paul McLellan
    Sunday Brunch Video for 10th January 2021
    By Paul McLellan | 10 Jan 2021
    https://youtu.be/gt4GiLtoJ4M Made at Castle Rock Park (camera Ziyue Zhang) Monday: DATE 2021: A Virtual Event in the First Week of February Tuesday: The Biggest Security Breach Ever Wednesday: Breakfast Nibbles 2021: Predictions for the Year, part...
    0 Comments
    Tags:
    sunday brunch
  • AllegroReleaseTeam
    Cadence OrCAD and Allegro 17.4-2019 HotFix SPB17.40.013 is Now Available
    By AllegroReleaseTeam | 8 Jan 2021
    The HotFix 013 (QIR 2, indicated as 2021 in the application splash screens) update for OrCAD® and Allegro® is now available at Cadence Downloads . This blog post contains important links for accessing this update and introduces some of the mai...
    0 Comments
    Tags:
    17.4 | OrCAD Capture | EDM | ECAD-MCAD Library Creator | PCB design | Allegro System Capture | Allegro PCB Editor | Pulse
  • Paul McLellan
    Breakfast Nibbles 2021: Predictions for the Year, part 3
    By Paul McLellan | 8 Jan 2021
    The first part of my predictions for 2021 was two days ago, and the second part was yesterday. Process Everything in the first two posts has been driven by markets, not the basic technology. But the semiconductor industry's dynamo is the process ...
    0 Comments
    Tags:
    predictions | chiplet | 3nm | more than Moore | 5nm
  • SPB Japan
    (P)SpiceItUp: PSpice A/Dを用いた設計の検証と最適化
    By SPB Japan | 7 Jan 2021
    PSpice® A/Dは、OrCAD®およびAllegro®ツールと統合が可能なフル機能のアナログ/ミックスシグナル用シミュレーターです。PSpice A/Dを用いることで、デザインの機能と信頼性を向上させ、フィルター、アンプ、リニア、スイッチモード電源などの設計コンポーネントの電気的性能を検証することもできます。 これにより、高周波システムから低電力ICに至るまでのデザインを調査およびテストできます。それだけでなく、リニアおよびミックスシグナル設計に対して厳密な検証およ...
    0 Comments
    Tags:
    17.4 | PSpiceA/D | Capture CIS | PSPICE | 17.4-2019 | japanese blog
  • Chetans
    Higher FLASH Throughput for Your Next SoC Design
    By Chetans | 7 Jan 2021
    Memory is an important part of every electronic system, still it is increasingly becoming a performance bottleneck. While NAND flash is primarily important in consumer and computing applications, there was no standard to help designers integrate NAND...
    0 Comments
    Tags:
    Verification IP | Memory | flash | VIP | JEDEC | storage
  • Paul McLellan
    Breakfast Nibbles 2021: Predictions for the Year, part 2
    By Paul McLellan | 7 Jan 2021
    The first half of my predictions for 2021 was yesterday. You should probably start there if you ended up here without having read it. Automotive This seems like this is going to be the year that autonomous vehicles start to go somewhat mainstream. No...
    0 Comments
    Tags:
    2021 | predictions
  • Paul McLellan
    Breakfast Nibbles 2021: Predictions for the Year, part 1
    By Paul McLellan | 6 Jan 2021
    It's 2021 finally. Although 2020 was actually a good year for the semiconductor industry, and for Cadence in particular, for many it was not (such as my daughter, son-in-law, and daughter-in-law, who all work in some way in food and beverage). So...
    0 Comments
    Tags:
    5G | predictions | deep learning | hyperscalar datacenters | mobile | AI
  • Paul McLellan
    The Biggest Security Breach Ever
    By Paul McLellan | 5 Jan 2021
    Over the Christmas break, the biggest security breach ever came to light. It is assumed to be instigated by a foreign entity. As you know, my security go-to guy is Bruce Schneier. See for example my posts RSA: Bruce Schneier or Encryption: Why B...
    0 Comments
    Tags:
    security | solarwinds | backdoor
>