Find Other Members ►

Get email delivery of the Cadence blog (individual posts).

Community

Blogs
Forums
Resources

Latest Forum Posts

Visit the User Forums »

Latest Blog Posts

Digital Design: Voltus Voice: Power Integrity and Signoff in 2020 – A Jog Down Memory Lane

Priya E Joseph

Voltus^TM IC Power Integrity Solution is a power integrity and analysis signoff solution that is integrated with the full suite of design implementation and signoff tools of Cadence to deliver the industry’s fastest design closure flow. The aim of this blog series is to broadcast the voices of different experts on how design engineers can effectively use the diverse Voltus technologies to achieve high-performance, accuracy…
- 30 Dec 2020
Analog/Custom Design: Start Your Engines: Mixed-Signal Modeling Best Practices for Converting a Real Number Signal to Electrical

Andre Baguenie

In my previous post, I explained the three methods to convert an electrical signal to a real number. In this post, I will cover the methods to convert a real number signal to an electrical signal in your design.
- 30 Dec 2020
Breakfast Bytes: DATE 2021: A Virtual Event in the First Week of February

Paul McLellan

Design and Test Europe, normally known as just DATE, is coming up in the first week of February. Note that this is a month earlier than usual, the 1st to the 5th of February. The entire program is now available. Or the programme as the DATE website h...
- 27 Dec 2020
System, PCB, & Package Design : The Year That Was: Cadence PCB Design Blogs in 2020

Auromala

And what a year it has been! Like many of you, we've worked from home. We juggled house and office work, washed our hands innumerable times a day, rinsed every grape before putting it in the fridge, and scrambled to look presentable in conference...
- 24 Dec 2020
System, PCB, & Package Design : The Year That Was: Cadence IC Packaging and SiP Blogs in 2020

Auromala

And so, here we are at the end of the year. I do hope that our weekly IC posts livened up 2020's groundhog days full of online meetings, washing up, and frantic searches for an Icelandic crime series you haven't yet watched! As we take stock ...
- 24 Dec 2020
カスタムIC／ミックスシグナル: Virtuoso Video Diary: Voltus-Fiの最新機能トップ5の手引き

Custom IC Japan

Voltus-FiはEDA業界で広く使用されているツールで、トランジスタ設計のマルチ・モード・シミュレーション・エレクトロマイグレーションと電圧降下解析など、トランジスタ・レベルのパワー・インテグリティ解析を実行します。Voltus-Fiを他のいくつかのケイデンス・ツールと組み合わせて使用することで、業界最速のデザイン・クロージャ―・フローが実現します。現在のところ、Voltus-Fiは、この大きなフットプリントを持つツールに期待される多くの機能を備えています。すべてのリリースで、Voltus...
- 23 Dec 2020
PCB設計／ICパッケージ設計: IC Packagers: Allegro Package Designerと3D DXF

SPB Japan

皆さん、こんにちは。17.4リリースの次のメジャーアップデートに向けて、チームは今、非常に忙しくしています！新しいアップデート、拡張機能、バグ修正に、皆さんにも私たちと同じようにわくわくしていただければ幸いです。しかし、それまでは、皆さんがご存知ないかもしれないAllegro Package Designerツール機能がまだ数多くありますので、それらを紹介させてください。今日は、エクスポート可能な3Dフォーマットについて説明します。多くの方がSTEPモデルに精通しており（完成したパッケージレイ...
- 22 Dec 2020
カスタムIC／ミックスシグナル: Virtuoso Meets Maxwell: 標準ライブラリコンポーネントの定義

Custom IC Japan

'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC...
- 22 Dec 2020
RF /マイクロ波設計: Cadence AWR Design Environment E-ニュースレター(2020年12月)

RF Design Japan

　日本語翻訳版をお届けします。ぜひ最新の製品に関する最新の情報をご確認ください。このニュースレターの英語版はこちらです。 Cadence AWR Design Environment E-ニュースレターの購読はこちらからご登録下さい。 2020年12月 E-ニュースレター Cadence AWR ソフトウェアプラットフォーム最新のリリース AWR Design Environment V15.03 リリース　Cadence® AWR Design Environm...
- 22 Dec 2020
System, PCB, & Package Design : IC Packagers: Copying Objects across Layers and Classes

Tyler

Some items are useless on multiple levels. The most common multi-class pairing is probably the package substrate outline and the route/component keep-in shapes. Since it’s unwise to route or place anything off the edge of the world, it is impor...
- 22 Dec 2020
System, PCB, & Package Design : (P)SpiceItUp: Five Ways of Finding the Right PSpice A/D Component

Shailly

When you are designing a schematic, you want to focus on the accuracy and performance of the circuit, and not spend time looking for and comparing various components on vendor websites. The integrated part search and placement feature in the OrCAD&re...
- 22 Dec 2020
カスタムIC／ミックスシグナル: Virtuosity: Conserve Power— インデザイン・チェックの実行

Custom IC Japan

Conserve Powerは、ローパワー検証の世界を垣間見ることができるブログ・シリーズです。デザインのパワーインテントを指定し管理することができるVirtuoso Power Managerの機能と可能性をご紹介します。今後のこのミニ・シリーズの投稿にご注目ください。 Virtuoso Power Managerの前置きとVirtuoso Power Managerのセットアップのブログでは、紹介とVirtuoso Power Managerを実行するための正しいセットアップに焦点をあてまし...
- 21 Dec 2020
RF /マイクロ波設計: 2021年1月オンラインワークショップ - 増幅器設計の機能を体験

RF Design Japan

2021年1月オンラインワークショップケイデンスオンラインセミナーでは、高周波設計のソリューションを定期的に紹介しています。今回はソフトウェアを利用しながら、パワーアンプの設計で利用できる機能を体験頂けます。その中で高周波動作部品から通信システム全般まで、設計を合理化するためのソリューションを紹介します。日時: 2021年1月28日（木曜日） 10:00-12:00 対象: RF /高周波設計に携わるエンジニアの皆様詳細については、下記をご覧下さい...
- 20 Dec 2020
Breakfast Bytes: Off Topic: "Beam Me Up, Scotty" and Other Things Nobody Said

Paul McLellan

This is my end-of-year off-topic holiday post, traditional before a break or a holiday. Breakfast Bytes will be on hiatus until January 4. Let's hope 2021 is better than 2020, although for EDA, semiconductor, and electronics in general, 2020 was ...
- 18 Dec 2020
カスタムIC／ミックスシグナル: Virtuoso Video Diary: デジタル信号のユーザビリティ改善

Custom IC Japan

私達は、ユーザビリティに対してのアイデアが製品を使いやすく、アクセスをさらに容易にし、視覚的に魅力的なものにする世界に住んでいます。製品の使いやすさを向上させるために、私達は絶え間ない努力を行っています。毎月ここに投稿するVirtuoso® Visualization and Analysis XLのユーザビリティ改善に注目してください。最近の数回のリリースに渡って、デジタル信号のプロット方法を改善してきました。また、新しいフォームを導入し、ニーモニックを追加して、デジタルバスのさまざ...
- 17 Dec 2020
Digital Design: Do You Know Multibit Cells Could Help You Reduce Clock-Tree Power and Alleviate Wiring Congestion in the Clock Path?

MJ Cad

Hi everyone,

Searching for yet another method to improve the QoR of your design? What about taking advantage of the improvements in area and power that the Multibit Cell Inferencing (MBCI) flow provides?

Merging to multibit cells refers to the merging of the individual register bits from the same or different bus into multibit cell instances. That way, a single clock pin can be used to trigger all register bits in the…
- 17 Dec 2020
Breakfast Bytes: Breakfast Nibbles: How Did My 2020 Predictions Turn Out?

Paul McLellan

Every year I make a few predictions about trends for the coming year. I will be doing 2021 sometime in January. In the meantime, let's look at how my 2020 predictions fared. Needless to say, I did not predict a pandemic, but that has had a surpri...
- 17 Dec 2020
定制IC芯片设计 : Virtuoso Meets Maxwell: Clarity 与有限元方法结合

Amir Asif

本文将介绍Clarity 的一些功能，当你需要使用基于FEM的电磁解算器用于 Virtuoso RF 解决方案时，Clarity 将会是您的最佳选择！
- 17 Dec 2020
Digital Design: Library Characterization Tidbits: Bidding Adieu to 2020

Jommy

This year all our “regular” routines were shaken up by COVID-19, which brought along many challenges for people all over the world.
- 17 Dec 2020
カスタムIC／ミックスシグナル: Virtuosity: Voltus-Fi-XL FAQ — よくある質問とその回答

Custom IC Japan

読者のみなさん、こんにちは！ Voltus-Fiに関する蒸留された知識をお探しなら、正しいページにお立ち寄りいただきました！何年にもわたって好奇心を持ち続け、さまざまなプラットフォームでのVoltus-Fiについて、単純なものから複雑なものまで、多くの質問をエキスパートに尋ねてきました。そしてエキスパートはそれらの質問に答えることで、迅速かつ効率的にユーザを助けてきました。そこで、私たちは独自のQ&Aバンクを開発し、必要なときにすぐに参照できる形式で保存することを考え、FAQドキュメン...
- 16 Dec 2020
Analog/Custom Design: Virtuosity: Moving Along the Least-Resistive Path in Voltus-Fi

Pallabi R

Do you want to know how discovering the path of least resistance for the devices of your design much ahead of your power planning can make your life easier? Then go ahead and read the blog.
- 16 Dec 2020
Life at Cadence: Chiplets and Heterogeneous Packaging Are Changing System Design and Analysis

Corporate

In the domain of electronic product design, solely relying on process shrink as the primary driver of product innovation and improved system performance is no longer a viable approach. The cost and complexity associated with advanced nodes has everyo...
- 16 Dec 2020
Breakfast Bytes: RISC-V: The Next Ten Years

Paul McLellan

The annual RISC-V Summit (virtual, of course) was in early December. You can read my first report in my post The 2020 RISC-V Summit. The second day started with a keynote by Krste Asanovic, the lead of the team that defined the RISC-V ISA. Krste...
- 16 Dec 2020
Analog/Custom Design: Spectre Tech Tips: Increasing Performance and Capacity Using Spectre X Distributed Simulation

FredIvar

The Spectre X distributed simulation is an extension to the multithreaded simulation where cores from different machines are used. The Spectre X distributed simulation provides access to more cores, thus increasing the performance and capacity and providing more value for large designs.
- 15 Dec 2020
RF Engineering: μWaveRiders: Cadence AWR EM Simulators Solve Complex RF/Microwave Structures for Design Success

TeamAWR

RF designers increasingly rely on electromagnetic (EM) simulations to characterize board designs before the first component is placed, and continue to use EM analysis right through manufacturing handoff. New capabilities in automation and EM analysis are critical as board designs become denser and new manufacturing processes allow you to squeeze more performance out of PCB designs.
- 15 Dec 2020

Cadence Guidelines

Community Guidelines

The Cadence Design Communities support Cadence users and technologists interacting to exchange ideas, news, technical information, and best practices to solve problems and get the most from Cadence technology. The community is open to everyone, and to provide the most value, we require participants to follow our Community Guidelines that facilitate a quality exchange of ideas and information. By accessing, contributing, using or downloading any materials from the site, you agree to be bound by the full Community Guidelines.