Community

Blogs
Forums
Resources

Latest Forum Posts

Visit the User Forums »

Latest Blog Posts

カスタムIC／ミックスシグナル: Virtuosity: Cadence製品全体のユーザーインターフェイスを改善するDesign Thinkingの取り組み

Custom IC Japan

私達は、ユーザビリティに対するアイデアが、製品を使いやすく、アクセスをさらに容易にし、視覚的に魅力的なものにする世界に住んでいます。製品の使いやすさを向上させるために、私達は絶え間ない努力を行っています。毎月ここに投稿するVirtuoso® Layout Suiteのユーザビリティ改善に注目してください。このブログ・シリーズでは、今まで、ユーザー体験と生産性の向上のためにCadence®製品全体で行われた、多くのユーザビリティ改善について説明しました。今回は、ケイデンス全体のチ...
- 4 Feb 2021
Breakfast Bytes: A History of Semiconductor IP

Paul McLellan

I like to claim that I was in the IP Business before the name IP was used for semiconductor components. When VLSI Technology spun out Compass Design Automation as a separate company, in addition to all the EDA software, Compass also inherited what we...
- 4 Feb 2021
Analog/Custom Design: Virtuoso Video Diary: Knowledge Booster Training Bytes - Part 5

Parula

Continuing our momentum with the Knowledge Booster blogs in the year 2021 , this blog informs you how to overcome DC Convergence issues and errors for a Spectre Simulation by modifying associated parameters.
- 4 Feb 2021
System, PCB, & Package Design : BoardSurfers: The New 17.4-2019 Dynamic Shape 'Fast' Mode is Truly Fast!

BarbS

This year, it’s the new Fast shape mode, and I feel like I need to talk about it because it is a game-changer in working with positive shapes when it comes to performance and the display quality of shapes. The more etch shapes you have or the larger the database with positive shapes, the slower...
- 3 Feb 2021
Analog/Custom Design: Virtuoso ICADVM20.1 ISR16 and IC6.1.8 ISR16 Now Available

Virtuoso Release Team

The ICADVM20.1 ISR16 and IC6.1.8 ISR16 production releases are now available for download.
- 3 Feb 2021
Breakfast Bytes: SEMI Industry Strategy Symposium: The Technology

Paul McLellan

At the recent SEMI Industry Strategy Symposium, the second day had a section devoted to technology. I covered some of the first day in my earlier post SEMI Industry Strategy Symposium: The Outlook. In the technology section, there were three presenta...
- 3 Feb 2021
PCB設計／ICパッケージ設計: BoardSurfers: 'Extracta'を利用してAllegroデータベースを読み取り可能なフォーマットに変換

SPB Japan

PCBデザインを開発する過程においては、多くのエキスパートたちが設計の検証に関わります。これらのエキスパートやその他のさまざまな関係者は、自社または製造会社に所属していて、PCB設計プロセスの特定の側面に関心を持っています。関連するデータをそれぞれの関係者やさまざまなドメインのエキスパートと共有することは、適切なフィードバックを受け取るために大変重要であり、これは、PCB設計ソフトウェアのデータ抽出機能に大きく依存します。Cadence Allegro® レイアウトエディターは、バイナ...
- 2 Feb 2021
System, PCB, & Package Design : IC Packagers: An Introduction to Off-Grid Degassing

Tyler

All of you doing advanced node package or silicon interposer substrate design in Allegro® Package Designer know what degassing is. And, while we talked last summer about massive performance improvements (plus additional information in show elemen...
- 2 Feb 2021
Breakfast Bytes: SEMI Industry Strategy Symposium: The Outlook

Paul McLellan

In mid-January, SEMI organizes the two-day Industry Strategy Symposium. Normally, this is held in the Hyatt Regency in Half Moon Bay. Due to space constraints, they let very few press into the event. When I worked for Semiwiki, SEMI would give u...
- 2 Feb 2021
RF /マイクロ波設計: 新しいホワイトペーパーで、5G / 6G設計の課題に対する弊社ソフトウェアの機能を紹介

RF Design Japan

eMBB向けの新しい5GNR設計次世代の5G/6G通信システムは、極端な容量、カバレッジ、信頼性、および超低遅延でインターネットへの大規模な接続を提供し、革新的な技術によって可能になった幅広い新しいサービスを可能にします。拡張モバイルブロードバンド（eMBB）は、10 Gbpsを超える次数の高いデータスループット、LTEの1000倍を超える次数の高いシステム容量、およびLTEよりもはるかに優れたスペクトル効率（3〜4倍）で現在のモバイル経験を拡張します。このホワイトペーパーでは、eMBB製品...
- 1 Feb 2021
RF Engineering: New White Paper Showcases Capabilities in Cadence Software for 5G/6G Design Challenges

TeamAWR

A new “5G NR Design for eMBB” white paper showcases the unique system and circuit capabilities in Cadence software that overcome eMBB design challenges.
- 1 Feb 2021
Breakfast Bytes: It's Mars Month

Paul McLellan

Last July, in the midst of the global pandemic, three spacecraft were launched to escape our globe. They were bound for Mars. There is a reason they were all launched around the same time. Mars goes around the Sun roughly half as fast as the Earth do...
- 1 Feb 2021
Analog/Custom Design: Spectre Tech Tips: Using Spectre X for RF Analyses

Stefan Wuensche

In the Spectre 20.1 base release at the end of September 2020, we released Spectre X-RF. The Spectre X-RF technology integrates the Spectre X engine into Spectre’s RF analyses. In this blog, we introduce the Spectre X-RF technology.
- 29 Jan 2021
Breakfast Bytes: Update: DATE, Achronix, SolarWinds, Batteries, Economist

Paul McLellan

It's only a couple of weeks since I've done one of my update posts, a collection of items that update previous posts on Breakfast Bytes but are not significant enough to justify a whole post on their own. Uually I only do these every few mont...
- 29 Jan 2021
カスタムIC／ミックスシグナル: Virtuoso Video Diary: schTraceNet、複雑な質問の簡単な解決策！

Custom IC Japan

Virtuoso® Schematic Editor Probes アシスタントが追加されてからしばらく経ちます。Probes アシスタントはドッキング可能なアシスタントで、schematicデザインの階層をまたがってプローブしたネットを視覚的に確認できます。ここで、SKILL 関数 schTraceNet の実装により、 What’s this net connected to? よりも複雑な質問を問い合わせることができます。このSKILL 関数は、ユーザ独自の...
- 28 Jan 2021
Analog/Custom Design: Virtuosity: In the Line of Veri-Fire – Looking Back and beyond!

Team ADE Verifier

Have you missed out on any of the In the Line of Veri-Fire blogs? Here's your chance to fix it...
- 28 Jan 2021
Breakfast Bytes: CadenceLIVE 2021: Save the Dates

Paul McLellan

It's another year, so another season of CadenceLIVE events across the world. The dates are all below. Take careful note since several of the events are at a different time of year from their historical place on the calendar. As always, the focus ...
- 28 Jan 2021
Academic Network: Expanding Our Network — AWR Academic Partners

Kira Jones

Here at the Cadence Academic Network, it is always important to highlight the great work being done by professors, and academia as a whole. Now that AWR software solutions is a part of Cadence, we want to share some of the amazing partnerships they h...
- 27 Jan 2021
System, PCB, & Package Design : (P)SpiceItUp: PSpice A/D Modeling Applications

Shailly

What if you need a model with specific parameters, generated for your schematic on the fly? What if you need a model that is created by adding few parameters from a data sheet? What if you want to see the changes in the model behavior by varying a c...
- 27 Jan 2021
Breakfast Bytes: DVCon 2021 Preview

Paul McLellan

DVCon 2021 is coming up March 1 - 4. It is virtual, of course. I said last year that Aparna told me it would be her last year as General Chair and that this year she would be "past chair". But she spoke too soon. Accellera asked Aparna to step i...
- 27 Jan 2021
カスタムIC／ミックスシグナル: Virtuosity: Voltus-Fiの最小抵抗パスに沿って移動する

Custom IC Japan

ここに、私たちがおそらく考えたこともないような思考のラインがあります: 私たちは川のようなものです。私たちは抵抗の少ない道を選んで人生を歩んでいます。私たちは皆そうします―すべての人間とすべての自然。私たちは生活の中で簡単な方法をとる傾向があります―その行動と選択において。私たちは、より良い、より簡単な、より幸せな生活につながる方法を常に模索しています。そして、これは私たちの仕事や職場にも当てはまります。その方法を見てみましょう。設計技術者として、パワー・プランニングのずっと前に、デザインのデ...
- 27 Jan 2021
System, PCB, & Package Design : IC Packagers: A Final Set of Reasons to Move to 17.4 HotFix 013

Tyler

I could doubtless extend this series all year long, covering the important updates, improvements, and completely new functionality that is continually being added to the Allegro® Package Designer product. This will be my last before we shift back...
- 26 Jan 2021
Breakfast Bytes: Early Firmware Development at Kioxia America

Paul McLellan

At CadenceLIVE, Kioxia's Ravi Tangirala presented System-Level Emulation and Prototyping Performance for Storage Controllers. He is the director of validation engineering for Kioxia America (the former Toshiba Memory, before it was spun...
- 26 Jan 2021
カスタムIC／ミックスシグナル: Start Your Engines: Real NumberからElectricalへの変換のためのミックスシグナル・モデリングのベストプラクティス

Custom IC Japan

Cadence® Spectre® AMS Designer は、高いパフォーマンスのミックスシグナル・シミュレーション・システムです。複数エンジンの使用や、さまざまなプラットフォームから実行できる機能により、ミックスシグナル・デザイン検証を「活性化」し、市場競争でチェッカーフラッグを受けることができます。Start Your Enginesブログ・シリーズは、シミュレーションのパフォーマンスをチューンアップし、生産性向上に役立つヒントと洞察を提供します。 Bonjou...
- 26 Jan 2021
カスタムIC／ミックスシグナル: Virtuosity: Conserve Power—Conformal Low Powerを使ったデザインの検証

Custom IC Japan

Conserve Powerは、ローパワー検証の世界を垣間見ることができるブログ・シリーズです。デザインのパワーインテントを指定し管理することができるVirtuoso Power Managerの機能と可能性をご紹介します。今後のこのミニ・シリーズの投稿にご注目ください。 Conserve Powerブログ・シリーズをフォローいただいているみなさんは、私が次に何について話すかおわかりでしょう。そうです、これは最終回ですが、全体の中で最も興味をそそられる部分です。SoCに統合できるようにするための...
- 25 Jan 2021

Cadence Guidelines

Community Guidelines

The Cadence Design Communities support Cadence users and technologists interacting to exchange ideas, news, technical information, and best practices to solve problems and get the most from Cadence technology. The community is open to everyone, and to provide the most value, we require participants to follow our Community Guidelines that facilitate a quality exchange of ideas and information. By accessing, contributing, using or downloading any materials from the site, you agree to be bound by the full Community Guidelines.