Community

Blogs
Forums
Resources

Latest Forum Posts

Visit the User Forums »

Latest Blog Posts

System, PCB, & Package Design : IC Packagers: Welcome to the Dark Side

Tyler

The 7th ISR (HotFix 007 or QIR1) for the 17.4 release is available for download now. This marks the first major update for the 17.4 software stream, and what an update it is! You’ll notice many new things when you download and install the new build. Let’s tal...
- 10 Jun 2020
Analog/Custom Design: Virtuosity: Voltus-Fi-XL FAQ — Your Questions, Our Answers

Pallabi R

Do you want to know the hows and whys of Voltus-Fi? Then don’t miss to get a copy of the Voltus-Fi-XL FAQ document today.
- 10 Jun 2020
Breakfast Bytes: Sophie Wilson: The 2020 Wheeler Lecture (The 6502 to Multicore)

Paul McLellan

Since I was an undergraduate studying computer science at what was then called the Cambridge Computer Laboratory, I am on their mailing list. Each year, I get invited to the Wheeler Lecture. But it is normally held onsite at the computer science depa...
- 10 Jun 2020
Breakfast Bytes: Take a Cadence Masterclass and Get a Badge

Paul McLellan

Many of us are locked down, working from home, or at the very least not going to go and sit in a lecture room all day. Not least because that option is probably not available. But one thing you read about almost everywhere you look is that we should ...
- 9 Jun 2020
Analog/Custom Design: Virtuoso Meets Maxwell: Finite Element Can Add Clarity

Amir Asif

This blog helps you explore the features that make Clarity an obvious choice when you need a Finite Element Method-based EM solver for Virtuoso RF Solution.
- 8 Jun 2020
Analog/Custom Design: Virtuosity: The Latest Virtuoso ADE Usability Enhancements

Arja H

Since IC6.1.8/ICADVM18.1 was released we have continued our drive to improve the usability of Virtuoso ADE Assembler, Virtuoso ADE Explorer and Virtuoso Visualization & Analysis. I'll summarize the biggest enhancements in this blog.
- 8 Jun 2020
カスタムIC／ミックスシグナル: Virtuosity: 先端ノード用デバイスレベル配線-Trunk-to-Trunk Mesh配線

Custom IC Japan

トランク（幹線）生成の次のステップは、トランクの相互接続（幹線間接続）です。Virtuoso®デバイスレベル配線のブログシリーズのこのブログでは、新しいTrunk-to-Trunk Mesh配線機能を使ってトランク接続を作成し、EM違反を防ぐ方法について説明します。 Trunk-to-Trunk Mesh配線は、二つ目の配線フローであると言えます。単一のトランクを使用して他のトランクを接続する代わりにグリッド構造またはメッシュ構造のトランクを作成してデザイン内のトランク同士を接続します。...
- 8 Jun 2020
カスタムIC／ミックスシグナル: Virtuosity: デバイスの配置とルーティングの自動化-グリッド生成

Custom IC Japan

Virtuoso®自動デバイスレベル配置およびルーティングシリーズの次の投稿です。最初の投稿では、自動化されたデバイスレベルの配置およびルーティングソリューションの必要性について話しました。 2回目の投稿では、アナログデザインでの非常に重要な手順、「配置と配線のデバイスグループとトポロジの特定」を強調しました。 Virtuosoの自動化されたデバイス配置配線のソリューションがこれらの課題に対してどのように対応しているかを見ました。さぁ、もう少し話を進めてみましょう。今回は、次の需要...
- 8 Jun 2020
PCB設計／ICパッケージ設計: BoardSurfers: 正しさのその先へ – デザイン／配線の改善と最適化

SPB Japan

PCBレイアウトエディタは、設計が正しいことを確認するために、コンストレイント(制約条件)とルールという形式を通じて、多くのチェックを提供します。DFMルールを利用することで、ファブリケーションやマニュファクチャリングの問題も回避できます。さらに、自動配線を使用すれば、正しい接続とトレースを備えたエラーのないボードを確実に設計することができます。ところで、ただ「正しい」というだけのボードに満足できますか？それとも、さらなる改善、最適化を求めますか？また、「クォリティ」についてはどうでしょうか...
- 8 Jun 2020
Breakfast Bytes: ETS2020: Functional Safety

Paul McLellan

One of the keynotes for the European Test Symposium 2020 (ETS2020) was by Cadence's Alessandra Nardi. As you might guess from her name, she's Italian. But I think that's about as European as her presentation got since, instead of coming from Tallinn ...
- 8 Jun 2020
Breakfast Bytes: Sunday Brunch Video for 7th June 2020

Paul McLellan

www.youtube.com/watch Made on my balcony (camera Carey Guo) Monday: The Five Waves: AI, 5G, Cars, Clouds, IoT Tuesday: TSMC: N7, N6, N5 Wednesday: Artificial Intelligence...and Artificial Performance Thursday: Four More Waves: 5G, Cars, Clouds, IoT F...
- 7 Jun 2020
RF Engineering: Solving RFIC and RF Module Design Issues

Kim Khoury

When creating new RFIC modules, designers typically need an array of tools and applications from various vendors to complete the design process. In 2018, Cadence launched the Virtuoso® RF Solution to enable designers to create faster design...
- 5 Jun 2020
カスタムIC／ミックスシグナル: Virtuosity: 先端ノード用デバイスレベル配線 ‐ Generate Trunksの使用

Custom IC Japan

このVirtuoso®デバイスレベル配線のブログシリーズの2回目以降では、トランク（幹線）とツイッグ（枝配線）がどのようにツリー構造を構築するかについて説明します。今回は、カスタマイズしたデバイスレベル配線を実現ための骨子となる、Trunk Generation機能の詳細を説明します。従来ノードから先端ノードへの移行ともなって、設計はますます構造化され、グリッドベースになっています。以下は、今日、先端ノードで見られる配置後のデバイスレベル設計の例です。ケイデ...
- 5 Jun 2020
Breakfast Bytes: Modeling with Water

Paul McLellan

A couple of years ago I wrote a post using the famous quote by statistician George Box: All Models Are Wrong; Some Are Useful. In that post, I discussed paper and plastic airplanes, but mostly I talked about modeling in computers, and especially wha...
- 5 Jun 2020
Analog/Custom Design: Start Your Engines: Exporting AMS UNL IP for Reuse in the Digital Functional Verification Flow

Rick Sanborn

What if there existed a seamless way to pass verified design blocks freely between the analog and digital verification teams, all the while, retaining the domain originator’s IP intent. It’s now made possible with the latest Xcelium Mixed-Signal technologies from Cadence.
- 4 Jun 2020
Breakfast Bytes: Four More Waves: 5G, Cars, Clouds, IoT

Paul McLellan

Earlier in the week, I did a sort of bait and switch, introducing the five waves and then talking about just one of them. In that post, The Five Waves: AI, 5G, Cars, Clouds, IoT, I just covered the first wave of AI and machine learning. To...
- 4 Jun 2020
PCB設計／ICパッケージ設計: 2019年10月リリース、OrCAD/Allegro 17.4-2019の新機能ハイライト

SPB Japan

洗練された先進的なバージョンであるOrCAD/Allegro 17.4-2019がリリースされました。使いやすさの追求と共に、生産性向上のための新機能が数多く実装されています。回路図から基板、基板から製造へとつながるデータ反映のプロセスは最適化され、より直感的で使いやすいフローが実現しました。したがって、このリリースは、電気系CADに携わるすべての人々に(回路設計者でもレイアウト設計者でも、あるいはライブラリとパーツの管理・作成担当者や、電気系CADプロセスの管理担当者であっても)必ず役立つ機...
- 3 Jun 2020
カスタムIC／ミックスシグナル: Virtuosity: 先端ノード用デバイスレベル配線 ‐ Finish Trunkの使用

Custom IC Japan

Virtuoso® Layout Suiteにはデバイスレベルの配線分野に関してユーザーからのご希望に応じて開発された新しい優れた機能が多数存在します。特に最近リリースされた複雑化する先端ノード設計向けの新機能、—手動配線、配線支援から配線作業の自動化の強化など、さまざまな機能をこのブログのシリーズでご紹介していきます。このブログを検索し、過去数ヶ月で登場した新しい機能についてご覧ください。 Finish Trunkコマンドを活用していらっしゃいますか。また、その機能をご存...
- 3 Jun 2020
System, PCB, & Package Design : BoardSurfers: DRC Browser – A One-Stop Solution for DRC Management

Monika

Design rule checks are essential to ensure the functionality, reliability, and manufacturing yield for a design. You run DRCs several times during the design cycle to validate the design. If I say auditing design rules is an intense and time-c...
- 3 Jun 2020
定制IC芯片设计 : Virtuosity: Auto Device Array - A One-Stop-Shop for Modgens

Aneesh Shastry

在本博客中，我将讨论以下这样的功能，一个个人喜爱的功能- the Auto Device Array 一个简单，直观且功能强大的界面，用于创建和自定义Modgens。
- 3 Jun 2020
System, PCB, & Package Design : IC Packagers: Count Your Fingers (Without Using Your Toes)

Tyler

Let’s talk about wire bonding today! More specifically, the unique labels assigned to every bond finger in your design and how these are import for documentation and your bonding engineer. Bond finger labels are like physical pin numbers on you...
- 3 Jun 2020
Breakfast Bytes: Artificial Intelligence...and Artificial Performance

Paul McLellan

Do you know what this is? It's a benchmark. The Ordnance Survey (OS) of Britain created around half-a-million of these, and the horizontal line at the top is known for each one as a height above sea-level. Actually, it is a height above...
- 3 Jun 2020
Academic Network: Digital Design and Signoff Training Deep Dive: Part 1 – Synthesis and Test

Kira Jones

This blog series will the break down the top 15 Online Training courses among students and professors into their different technical areas and share the supporting courses that go along with them, starting with Digital Design and Signoff. D...
- 2 Jun 2020
Analog/Custom Design: Virtuoso Meets Maxwell: Thinking Outside the Chip: Overcoming RFIC and RF Module Design Challenges

Kim Khoury

'Virtuoso Meets Maxwell' is a blog series aimed at exploring the capabilities and potential of Virtuoso RF Solution and Virtuoso MultiTech. So, how does Virtuoso meets Maxwell? Now, the Virtuoso platform supports RF designs, and the RF designers measure the physical and radiation effects by using the Maxwell's equations. In addition to providing insights into the useful software enhancements, this series broadcasts…
- 2 Jun 2020
Breakfast Bytes: TSMC: N7, N6, N5

Paul McLellan

TSMC has such a large market-share of the foundry business that their roadmap is the de facto roadmap for many of the largest fabless semiconductor companies. In a normal year, I look forward to the TSMC Technology Symposium in April. It is the main ...
- 2 Jun 2020

Cadence Guidelines

Community Guidelines

The Cadence Design Communities support Cadence users and technologists interacting to exchange ideas, news, technical information, and best practices to solve problems and get the most from Cadence technology. The community is open to everyone, and to provide the most value, we require participants to follow our Community Guidelines that facilitate a quality exchange of ideas and information. By accessing, contributing, using or downloading any materials from the site, you agree to be bound by the full Community Guidelines.