Community

Blogs
Forums
Resources

Latest Forum Posts

Visit the User Forums »

Latest Blog Posts

Breakfast Bytes: Modus DFT Has Been ISO 26262 Certified by TÜV-SÜD

Paul McLellan

At the end of last year, Cadence's Modus DFT Software Solution was ISO 26262 certified by TÜV-SÜD. So what does that even mean? The Modus DFT solution has two main functions. First, it takes a design, adds scan chains and compressor/decompr...
- 21 Jan 2021
カスタムIC／ミックスシグナル: Virtuosity: Voltus-Fi-XLでのWhat-Ifメカニズムの解読

Custom IC Japan

‘What if?’ は、仮想的なシナリオに有益な考えを誘導することを目的とした、小さいながらも強力な質問です。実際、それは私たちの想像力を飛躍させ、潜在的な出来事の理解を高め、それを生き生きとさせる方法になる可能性があります。パワー・インテグリティ・ツールVoltus-Fi Custom Power Integrity Solutionにそのような能力が与えられたらどうなりますか？言い換えれば、デザインの潜在的な変更を予測し、その影響を事前に解析できるとしたらどうでし...
- 20 Jan 2021
System, PCB, & Package Design : BoardSurfers: Training Insights: Three Ways to Start OrbitIO System Planner

Niharika1

OrbitIO System Planner is a multi-fabric interconnect planning and optimization solution. It provides a single-canvas environment where you can derive and evaluate connectivity between the dies and package in the context of the complete system....
- 20 Jan 2021
The India Circuit: Gowri Shankar: A Story of Overcoming Obstacles to Achieve Success

Asim Khan

Shy and reticent Gowri Shankar is possibly the personification of the old saying, “When the going gets tough, the tough gets going.” Hailing from Yelahanka, about 19km from Bangalore, Gowri received a serious blow in his life at the age o...
- 20 Jan 2021
Breakfast Bytes: Cadence to Acquire Computational Fluid Dynamics Company NUMECA

Paul McLellan

This morning, Cadence announced that it was acquiring NUMECA International to expand its system analysis capabilities with computational fluid dynamics (CFD). NUMECA is a leader in CFD, mesh generation, multi-physics simulation, and optimization. Cad...
- 20 Jan 2021
System, PCB, & Package Design : IC Packagers: More Reasons to Move to 17.4 HotFix 013

Tyler

As promised, we’re back with some more of the big improvements that are part of the QIR2 update release of 17.4 (HotFix 013). This time, everything is specific to our Allegro® Package Designer Plus community. Without further ado, then, let&...
- 19 Jan 2021
Breakfast Bytes: Consumer Electronics Show 2021: GM, Intel

Paul McLellan

Normally, at this time of year I would be in Las Vegas, as I have been in January for the last several years to attend CES. As somebody on an Endgadget video said, "this year we get to experience CES the way most consumers do". Despite the name, the ...
- 19 Jan 2021
カスタムIC／ミックスシグナル: Virtuosity: Conserve Power—パワーインテントのインポートとエクスポート

Custom IC Japan

Conserve Powerは、ローパワー検証の世界を垣間見ることができるブログ・シリーズです。デザインのパワーインテントを指定し管理することができるVirtuoso Power Managerの機能と可能性をご紹介します。今後のこのミニ・シリーズの投稿にご注目ください。これまでのConserve Powerブログ・シリーズで、デザインにおける電力関連の問題を明らかにするためのVirtuoso Power Managerの重要性を理解して認識していただけたと思いますが、まだ終わりではありません...
- 18 Jan 2021
Breakfast Bytes: Sunday Brunch Video for 17th January 2021

Paul McLellan

https://youtu.be/mKoW8ji9_g8 Made in my kitchen (camera Ziyue Zhang) Monday: Young People Program at DATE 2021 Tuesday: IEDM Opening Keynote Wednesday: Cadence/Arm Event on Optimizing High-End Arm Processors in Advanced Nodes Thursday: Update: Achron...
- 17 Jan 2021
Breakfast Bytes: Offtopic: How to Make Spatchcock Chicken Under a Brick

Paul McLellan

It's Martin Luther King Day on Monday. Cadence is off. Breakfast Bytes will not appear. And, as is traditional, I go completely off-topic the day before a break. In the past, a lot of novelty in eating came from going to restaurants. But I haven&...
- 15 Jan 2021
RF /マイクロ波設計: 2020年の日本語のCadence AWRソフトウェアに関するウェビナーコレクションを公開

RF Design Japan

AWRソフトウェアは、高周波設計のソリューションを紹介するために定期的にウェビナーを開催しています。次の2020年のウェビナーがAWRソフトウェアWebinarにまとめられました。 https://events.cadence.com/d/8jq7xh Allegroと連携！お客様のレイアウト検証を効率的にするAWR設計環境 AWRソフトウェアの紹介-高周波の設計・検証を高精度に実現する設計環境 AWR バージョンV15でリリース！設計をさらに効率化・高速化！ AWR設計環境の...
- 14 Jan 2021
カスタムIC／ミックスシグナル: Spectre Tech Tips: Spectre Xの分散シミュレーションを使用したパフォーマンスと容量の向上

Custom IC Japan

マルチスレッド/マルチコアシミュレーションのサポートは、長年にわたってSpectreで利用でき、ユーザーは、複数のコアを備えたひとつのマシンで、TRANやHBなどの単体の解析を実行できます。ただし、先端プロセスノードを使用したデザインをシミュレートすると、特にポストレイアウトの寄生容量が含まれている場合に、パフォーマンスと容量の問題が発生する可能性があります。 Spectre Xでは、マルチスレッドシミュレーションの拡張として、異なるマシンのコアを使用した分散シミュレーションが導入されました。分...
- 14 Jan 2021
Breakfast Bytes: Update: Achronix, SolarWinds, Wikipedia, US Fabs

Paul McLellan

This is another of my occasional update posts, where I revisit some older posts and update them with recent developments, but where there isn't really enough new information to justify a whole new blog post. Achronix Achronix last appeared in Bre...
- 14 Jan 2021
RF /マイクロ波設計: μWaveRiders:Cadence AWR Design Environment V15.03 ソフトウェアのリリースをハイライト

RF Design Japan

Team RF "μWaveRiders" ブログシリーズがCadence AWR RF製品のためのショーケースとしてデビューします。月ごとの話題はCadence AWR Design Environmentのリリースのハイライト, 機能ビデオ, Cadenceの教育関係ネットワークのニュース,ソフトウェアのヒント, トリック, カスタマイズ, 機能のスポットライトの中で変わります。このシリーズの新しいブログに関する通知を受け取るために、Subscribe ...
- 14 Jan 2021
RF Engineering: μWaveRiders: Cadence AWR Design Environment V15.03 Software Release Highlights

TeamAWR

The Cadence AWR Design Environment V15.03 production release with many enhancements is available for download.
- 13 Jan 2021
カスタムIC／ミックスシグナル: Virtuosity: DSPF Virtuoso EMIR解析フローのデビュー

Custom IC Japan

読者のみなさん、こんにちは！設計エンジニアの生産性を継続的に改善することは、ケイデンスが従う戦略の中心であり、プロダクト全体でさまざまな革新と改善された機能をもたらしました。ケイデンスはまた、設計エンジニアがさまざまなプロダクト内でソリューションを活用および再利用できるようにする方法にも積極的に焦点を当てており、それによって設計フローを可能な限り効率化しています。最近、ケイデンスは、アナログ・サインオフEMIR用に 'DSPF Virtuoso EMIR解析フロー' を導入す...
- 13 Jan 2021
System, PCB, & Package Design : BoardSurfers: How to Add Fanouts Using Standard Via Structures

avijeet

An increase in design complexity has forced designers to take novel approaches to meet routing challenges. Long back, designers used to group objects (vias, clines, or shapes) and copy-paste them in the design to reuse routing. The obvious drawback w...
- 13 Jan 2021
Breakfast Bytes: Cadence/Arm Event on Optimizing High-End Arm Processors in Advanced Nodes

Paul McLellan

On January 21 from 8:00am to 11:00am (PST), Cadence and Arm are presenting a joint CadenceCONNECT event Building Arm Compute with Cadence Digital Full Flow for Best PPA. Of course, it will be a virtual event, although there will be live Q&A after...
- 13 Jan 2021
PCB設計／ICパッケージ設計: 2021年1月リリース、Cadence OrCAD / Allegro17.4-2019 HotFix SPB17.40.013の新機能ハイライト

SPB Japan

OrCAD® および Allegro® の 17.4 HotFix 013 (QIR 2、アプリケーションのスプラッシュ画面では ”2021” と示されています) の更新プログラムがCadence Downloadsにリリースされました。このブログ記事では、この更新プログラムにアクセスするための重要なリンクと、主な変更や新機能についての概要をご紹介します。 OrCAD / Allegro 17.4 (SPB174) 以下は主要なリストとその簡単な概要...
- 13 Jan 2021
カスタムIC／ミックスシグナル: Virtuoso Meets Maxwell: 精度を満足させるための階層的な電磁界モデリング

Custom IC Japan

'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC...
- 12 Jan 2021
System, PCB, & Package Design : IC Packagers: Exciting New Updates and Reasons to Move to 17.4 Hotfix 013

Tyler

Welcome to a brand-new year, everyone! As we welcome in 2021, we also welcome the next major update to the 17.4 Allegro platform release in the form of QIR2 (hotfix 13). These new updates are exciting for many reasons. Of course, they bring bug fixes...
- 12 Jan 2021
Breakfast Bytes: IEDM Opening Keynote

Paul McLellan

At IEDM in December, the opening keynote (technically "Plenary 1") was by Sri Samevadam of imec. His presentation was titled Towards Atomic Channels and Deconstructed Chips. He presented imec's view of the future of semiconductors going forward, both...
- 12 Jan 2021
カスタムIC／ミックスシグナル: Start Your Engines: Electrical信号からReal Numberへの変換のためのミックスシグナル・モデリングの方法

Custom IC Japan

Cadence® Spectre® AMS Designer は、高いパフォーマンスのミックスシグナル・シミュレーション・システムです。複数エンジンの使用や、さまざまなプラットフォームから実行できる機能により、ミックスシグナル・デザイン検証を「活性化」し、市場競争でチェッカーフラッグを受けることができます。Start Your Enginesブログ・シリーズは、シミュレーションのパフォーマンスをチューンアップし、生産性向上に役立つヒントと洞察を提供します。 Bonjou...
- 11 Jan 2021
Breakfast Bytes: Young People Program at DATE 2021

Paul McLellan

Are you a young person? Are you doing a PhD? Then you should know that Cadence is sponsoring the Young People Program (YPP) at DATE 2021. Not surprisingly, this is being driven by the European part of the Cadence Academic Network. Anton Klo...
- 11 Jan 2021
Breakfast Bytes: Sunday Brunch Video for 10th January 2021

Paul McLellan

https://youtu.be/gt4GiLtoJ4M Made at Castle Rock Park (camera Ziyue Zhang) Monday: DATE 2021: A Virtual Event in the First Week of February Tuesday: The Biggest Security Breach Ever Wednesday: Breakfast Nibbles 2021: Predictions for the Year, part 1 ...
- 10 Jan 2021

Cadence Guidelines

Community Guidelines

The Cadence Design Communities support Cadence users and technologists interacting to exchange ideas, news, technical information, and best practices to solve problems and get the most from Cadence technology. The community is open to everyone, and to provide the most value, we require participants to follow our Community Guidelines that facilitate a quality exchange of ideas and information. By accessing, contributing, using or downloading any materials from the site, you agree to be bound by the full Community Guidelines.