Community

Blogs
Forums
Resources

Latest Forum Posts

Visit the User Forums »

Latest Blog Posts

Breakfast Bytes: Sunday Brunch Video for 2nd August 2020

Paul McLellan

www.youtube.com/watch Made in "Indonesia" (camera me) Monday: Open Source Hardware Tuesday: DAC 2020: The State of the Industry Wednesday: DAC 2020: Open-Source EDA Thursday: Recruiting and Onboarding during WFH Friday: DAC 2020: TSMC ...
- 2 Aug 2020
PCB、IC封装：设计与仿真分析: 如何在PCB设计中解决最新的PCIe 信号完整性挑战

Sigrity

图 1：基于 PCIe 的高性能显卡为了应对计算密集型工作负载，数据中心行业领域趋势正在向异构计算发展。该趋势同时推动着相应软件解决方案的开发，以便在具有不同核心和内存配置的多台计算机之间分配工作负载。伴随着高速计算而来的是对高速数据传输的需求：PCIe 总线是一种针对数据传输的关键性促成技术，其最新一代标准（4.0/5.0）大大提升了带宽并降低了延迟。尽管从数据吞吐量的角度来看这很有吸引力，但是这些性能方面的提升也带来了巨大的信号完整性（SI）设计挑战。为了应对 PCIe 4.0/5.0...
- 1 Aug 2020
Life at Cadence: My Life at Cadence Video Series: Alessandra Nardi

Mary Kasik

Cadence recently interviewed five of our amazing women engineers for a new video series titled “My Life at Cadence”! This fifth video features Alessandra Nardi, software engineering group director, Automotive Solutions...
- 31 Jul 2020
Breakfast Bytes: DAC 2020: TSMC Keynote

Paul McLellan

The opening keynote at DAC was TSMC's Chief Scientist Philip Wong. That's clearly not nearly enough work, so he's a professor at Stanford, too. As I said in my post DAC Preview 2020, I've seen a version of this presentation befor...
- 31 Jul 2020
PCB設計／ICパッケージ設計: Cadence PCB Viewers 2019を使用して、OrCAD回路図、ボード、ICパッケージを無料ですばやく表示

SPB Japan

OrCAD® 製品一式をインストールすることなく、OrCAD Captureの回路図、レイアウト、またはICパッケージのデザインをすぐに表示したいと思いませんか？ OrCAD Capture, PCB Editor, または Allegro Package Designer Plusで作成されたデザインデータへの読み取り専用でのアクセス手段を手に入れたいですか？その願いは実現されました。 17.4-2019 HotFix 008では、OrCAD® Captu...
- 30 Jul 2020
PCB設計／ICパッケージ設計: BoardSurfers: Allegro In-Design Impedance Analysis：配線済みデザインをすばやくスクリーニング

SPB Japan

すべての配線信号トレースを解析せずにプリント基板(PCB)を製造したことがありますか?ほとんどの設計者は「はい、いつも」と言うでしょう。トレースの幅と間隔はコンストレイントによって設定されており、多くの設計者は、これらのコンストレイントが設計に必要なマージン内のインピーダンス値に収まることを確認する時間がありません。基板上の高速トレースは最も慎重にレイアウトされていますが、残りのトレースは、ルーティング後に検査なしで製造に送られることがよくあります。 Sigrity ハイブリッドソ...
- 30 Jul 2020
Analog/Custom Design: Virtuosity: In the Line of Veri-Fire - Episode 3

Team ADE Verifier

Hi readers! Welcome to Veri-Fire, a blog series that helps you deep dive into Virtuoso ADE Verifier and learn about its various whys and hows. In this series, Dr. Walter Hartong, a Product Engineering Architect at Cadence, will be answering some frequently asked questions on Virtuoso ADE Verifier. Stay tuned for some interesting explanations and solutions!
- 30 Jul 2020
Digital Design: It May Sound Unbelievable, But Do You Know You Can Relax While Analyzing Timing Results in Genus? Want to Check?

Neha Joshi

Gone are the days when analyzing timing reports of the design used to take hours! We understand, your designs are complex and so is timing analysis. We cannot change the design, but we have made the timing analysis process easier for you during the synthesis stage.

Are you ready to relax? Stop at channel-based Training Bytes on “Useful scripts for Timing Report Analysis” at https://support.cadence.com (Cadence login required…
- 30 Jul 2020
Digital Design: Library Characterization Tidbits: Deconstructing the Mechanics of Liberate MX Constraint Probing

Neha Garhwal

Thinking about how Liberate MX characterizes the constraint arcs, how the probe locations are picked up by the tool, what are the various controls associated with probing? Read the blog to find the answers.
- 30 Jul 2020
Breakfast Bytes: Recruiting and Onboarding During WFH

Paul McLellan

My son has just been recruited into a new job in New York. He told me that it is a weird experience being recruited and starting in a company during the work-from-home (WFH) era. He doesn't know anyone, he hasn't met any of his co...
- 30 Jul 2020
PCB設計／ICパッケージ設計: IC Packagers: ボンドフィンガー・ソルダーマスク開口部の新しいオプション

SPB Japan

ワイヤーボンドパッケージを設計する場合、パッケージ基板層のボンドフィンガーとリングはソルダーマスク層を通して露出させる必要があります。そうでければ、ワイヤーをそれらに結合することはかなり難しくなります。以前に “バウンドレスバウンティオブバウンディングシェイプ” (バウンディングシェイプの際限なき恩恵)” で Create Bounding Shape ツールについて話しました。ボンドフィンガーには、ソルダーマスクレイヤーを介した露出に関して、いくつか...
- 30 Jul 2020
PCB設計／ICパッケージ設計: IC Packagers: “バウンドレスバウンティオブバウンディングシェイプ” (バウンディングシェイプの際限なき恩恵)

SPB Japan

この英文タイトルはまるで早口言葉ですね。早口で3回繰り返せますか？さて、今回のトピックスはAllegro® Package Designer及びSiP LayoutのShapesメニューにある"Create Bounding Shapes"ツールです。この機能について最初にお話したのは、実は数年前のことです。このコマンドの歴史に興味がおありでしたら、こちらのリンク(※英文)からその時の記事をご覧いただけます。このコマンドが最初にツールに追加された背景は、とあるお客様...
- 30 Jul 2020
Life at Cadence: The Returnship Journey: Part 2

Ale Costa

Sharon Munoz’s Journey Stepping away from an engineering career to focus on caring for family can be a tough decision, but it doesn’t have to be the end of a career. New returnship programs, like the one offered by Cadence, provide a gre...
- 29 Jul 2020
System, PCB, & Package Design : Quickly View Schematic Designs, Boards, and IC Packages for Free Using Cadence PCB Viewers 2019

AllegroReleaseTeam

Do you want to quickly view a schematic, layout, or IC package without installing the complete OrCAD product suite? Get read-only access to design data created in OrCAD Capture, PCB Editor, Allegro Package Designer Plus? With 17.4-2019 HotFix...
- 29 Jul 2020
Breakfast Bytes: DAC 2020: Open-Source EDA

Paul McLellan

The Department of Defense (and actually much of aerospace in general) is in an especially difficult place as regards access to silicon. Their production volumes are so low. This means they don't get great pricing from foundries, especially as mo...
- 29 Jul 2020
System, PCB, & Package Design : IC Packagers: Plating Bars versus Edge Connections

Tyler

I think every traditional package designer understands what a plating bar is and the purpose it serves. There to provide electric current during the manufacturing process, each net is connected out to the perimeter of the BGA, which allows for the cu...
- 28 Jul 2020
Breakfast Bytes: DAC 2020: The State of the Industry

Paul McLellan

Monday was the first day of DAC, the Design Automation Conference. Of course, like everything else it was fully virtual. Having been in EDA for nearly 40 years, my usual experience at DAC was not being able to walk more than about ten feet without ru...
- 28 Jul 2020
カスタムIC／ミックスシグナル: Start Your Engines: CLIPSを使ってSoC検証用にポータブルなVirtuoso IPを生成する

Custom IC Japan

Cadence® Spectre® AMS Designer は、高いパフォーマンスのミックスシグナル・シミュレーション・システムです。複数エンジンの使用や、さまざまなプラットフォームから実行できる機能により、ミックスシグナル・デザイン検証を「活性化」し、市場競争でチェッカーフラッグを受けることができます。Start Your Enginesブログ・シリーズは、シミュレーションのパフォーマンスをチューンアップし、生産性向上に役立つヒントと洞察を提供します。ミックス...
- 28 Jul 2020
カスタムIC／ミックスシグナル: Start Your Engines:デジタル機能検証フローのためにAMS UNL IP をエクスポートする

Custom IC Japan

Cadence® Spectre® AMS Designer は、高いパフォーマンスのミックスシグナル・シミュレーション・システムです。複数エンジンの使用や、さまざまなプラットフォームから実行できる機能により、ミックスシグナル・デザイン検証を「活性化」し、市場競争でチェッカーフラッグを受けることができます。Start Your Enginesブログ・シリーズは、シミュレーションのパフォーマンスをチューンアップし、生産性向上に役立つヒントと洞察を提供します。 IP再利...
- 27 Jul 2020
定制IC芯片设计 : Virtuoso Meets Maxwell: 单一流程的共同目标，优化射频设计流程

michaelthompson

七个月前，我就提出射频设计流程需要不断变化和创新的需求。IP设计跨越多个分立的、没有联系的工具，容易导致生产和设计人为错误，也减慢了设计过程，这会造成设计工程师们只专注追踪编辑和更新，而忽略了创新。在您当前的设计流程中，追踪和确保正确的S参数文件是一件必须要做的事情，这看上去也像是一项工作，但是您是想持续做笔记，还是做设计呢？为了解决您的这些困扰，我们发布了 Virtuoso RF解决方案，它可用于处理笔记问题，而设计师们只需专注于设计。
- 27 Jul 2020
Breakfast Bytes: Open Source Hardware

Paul McLellan

Open-source software has revolutionized many aspects of software development. But I believe it has a business-model problem. It is largely successful in supply chains where someone wants to "commoditize their complements". It reminds me of ...
- 27 Jul 2020
カスタムIC／ミックスシグナル: Virtuosity: Sharing Custom SKILL Calculator Functions

Custom IC Japan

計算を実行するすばらしいSKILL を記述し、それを広く世間に知らしめたいと思ったことがありますか？または、特定の計算を実行するCalculator関数が本当に必要なのに、Cadence がそのような関数をCalculator または Expression Builderで提供していないことがありますか? これらの問題に対処するために、私たちは、新しい Custom IC Calculator SKILL Function Library を Cadence ...
- 27 Jul 2020
PCB、IC封装：设计与仿真分析: 如何优化板载去耦电容

Sigrity

本文翻译、转载自2019年9月发布于Signal Integrity Journal的文章《On-Board Decoupling Capacitor Optimization》。电源完整性（PI）分析的目的是确保系统中所有芯片供电充足且稳定。随着印刷电路板日益复杂、系统尺寸持续减小，确保关键芯片的电源稳定变得越来越重要。设计阶段尽早优化其位置和数值将降低后期设计变更或电路板重新设计的风险。通过将电源网络的阻抗保持在特定目标[1]以下，可以确保关键芯片的供电稳定。去耦电容可以在一定频率范围内...
- 25 Jul 2020
Life at Cadence: My Life at Cadence Video Series: Hao Ji

Mary Kasik

Cadence recently interviewed five of our amazing women engineers for a new video series titled “My Life at Cadence”! This fourth video features Hao Ji, senior engineering group director in the Signoff Group at Cad...
- 24 Jul 2020
Academic Network: Custom IC, Analog, and RF Design Training Deep Dive: Part 1

Kira Jones

We’re continuing the blog series that is taking the top 15 Online Training courses among students and professors and breaking it down into their different technical areas and sharing the supporting courses that go along with them. We start...
- 23 Jul 2020

Cadence Guidelines

Community Guidelines

The Cadence Design Communities support Cadence users and technologists interacting to exchange ideas, news, technical information, and best practices to solve problems and get the most from Cadence technology. The community is open to everyone, and to provide the most value, we require participants to follow our Community Guidelines that facilitate a quality exchange of ideas and information. By accessing, contributing, using or downloading any materials from the site, you agree to be bound by the full Community Guidelines.